mii&mdio接口详解

mii&mdio接口详解

ID:9234487

大小:325.35 KB

页数:12页

时间:2018-04-24

mii&mdio接口详解_第1页
mii&mdio接口详解_第2页
mii&mdio接口详解_第3页
mii&mdio接口详解_第4页
mii&mdio接口详解_第5页
资源描述:

《mii&mdio接口详解》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、本文主要分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信号定义,及相关知识,同时本文也对RJ-45接口进行了总结,分析了在10/100模式下和1000M模式下的设计方法。MII接口提供了MAC与PHY之间、PHY与STA(StationManagement)之间的互联技术,该接口支持10Mb/s与100Mb/s的数据传输速率,数据传输的位宽为4位。提到MII,就有可能涉及到RS,PLS,STA等名词术语,下面讲一下他们之间对应的关系。所谓RS即Reconciliationsublayer,它的主要功能主要是提供一种MII和MAC/PLS之间的信号

2、映射机制。它们(RS与MII)之间的关系如下图:MII接口的ManagementInterface可同时控制多个PHY,802.3协议最多支持32个PHY,但有一定的限制:要符合协议要求的connector特性。所谓ManagementInterface,即MDC信号和MDIO信号。前面已经讲过RS与PLS的关系,以及MII接口连接的对象。它们是通过MII接口进行连接的,示意图如下图。由图可知,MII的ManagementInterface是与STA(StationManagement)相连的。接口支持10Mb/s以及100Mb/s,且在两种工作模式下所有的功能以及时序关系

3、都是一致的,唯一不同的是时钟的频率问题。802.3要求PHY不一定一定要支持这两种速率,但一定要描述,通过ManagementInterface反馈给MAC。下面将详细介绍MII接口的信号定义,时序特性等。由于MII接口有MAC和PHY模式,因此,将会根据这两种不同的模式进行分析,同时还会对RMII/SMII进行介绍。MII接口可分为MAC模式和PHY模式,一般说来MAC和PHY对接,但是MAC和MAC也是可以对接的。以前的10M的MAC层芯片和物理层芯片之间传送数据是通过一根数据线来进行的,其时钟是10M,在100M中,如果也用一根数据线来传送的话,时钟需要100M,这会

4、带来一些问题,所以定义了MII接口,它是用4根数据线来传送数据的,这样在传送100M数据时,时钟就会由100M降低为25M,而在传送10M数据时,时钟会降低到2.5M,这样就实现了10M和100M的兼容。MII接口主要包括四个部分。一是从MAC层到物理层的发送数据接口,二是从物理层到MAC层的接收数据接口,三是从物理层到MAC层的状态指示信号,四是MAC层和物理层之间传送控制和状态信息的MDIO接口。MII接口的MAC模式定义:MII接口PHY模式定义:在MII接口中,TX通道参考时钟是TX_CLK,RX通道参考时钟是RX_CLK,802.3-2005定义了它们之间的关系。

5、图3TransmitsignaltimingrelationshipsattheMII由图3可知,即Theclocktooutputdelayshallbeaminof0nsandamaxof25nsSpec只对TX通道上MAC这一侧的发送特性作了定义,而对TX通道PHY那一侧的接收特性并没有定义。ICVendor可在TX通道那一侧的PHY的接收特性作适当调整,只要最终的时序满足TX通道上MAC这一侧的发送特性就可以。图4ReceivesignaltimingrelationshipsattheMII由图4可知,Theinputsetuptimeshallbeaminimu

6、mof10nsandtheinputholdtimeshallbeaminimumof10nsSpec只对RX通道上MAC这一侧的接收特性作了定义,而对RX通道PHY那一侧的发送特性并没有定义。ICVendor可在RX通道那一侧的PHY的发送特性作适当调整,只要最终的时序满足RX通道上MAC这一侧的接收特性就可以。<1>:TX_CLK(transmitclock),TX_CLK(TransmitClock)是一个连续的时钟信号(即系统启动,该信号就一直存在),它是TX_EN,TXD,andTX_ER(信号方向为从RS到PHY)的参考时钟,TX_CLK由PHY驱动TX_CLK

7、的时钟频率是数据传输速率的25%,偏差+-100ppm。例如,100Mb/s模式下,TX_CLK时钟频率为25MHz,占空比在35%至65%之间。<2>:对于同样的RX_CLK,它与TX_CLK具有相同的要求,所不同的是它是RX_DV,RXD,andRX_ER(信号方向是从PHY到RS)的参考时钟。RX_CLK同样是由PHY驱动,PHY可能从接收到的数据中提取时钟RX_CLK,也有可能从一个名义上的参考时钟(e.g.,theTX_CLKreference)来驱动RX_CLK<3>:TXD(transmitdata)

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。