mosfet并联设计及研究

mosfet并联设计及研究

ID:9205493

大小:158.00 KB

页数:16页

时间:2018-04-22

mosfet并联设计及研究_第1页
mosfet并联设计及研究_第2页
mosfet并联设计及研究_第3页
mosfet并联设计及研究_第4页
mosfet并联设计及研究_第5页
资源描述:

《mosfet并联设计及研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、电力电子技术课程设计班级:学号:姓名:指导老师:蒋伟扬州大学水利与能源动力工程学院电气工程及其自动化-15-目录第一章课题要求-2-一、课程设计的目的-2-二、课程设计报告的要求-2-第二章MOS管工作原理及介绍-3-2.1MOS管种类和结构 -3-2.2定义-3-2.3详细介绍-3-第三章MOSFET的并联设计-5-3.1MOS管并联的作用-5-3.2影响并联均流的因素-5-3.3MOSFET驱动电阻的选择-6-3.4泄放电阻的作用-10-第四章主电路的设计-11-4.1MOS管并联的原理-11-第五章课程设计总结-15-第六章参考文献-16--

2、15-第一章课题要求一、课程设计的目的1进一步熟悉和掌握电力电子原器件的特性;2进一步熟悉和掌握电力电子电路的拓扑结构和工作原理3掌握电力电子电路设计的基本方法和技术,掌握有关电路参数设计方法;4培养对电力电子电路的性能分析的能力;5培养撰写研究设计报告的能力。通过对一个电力电子电路的初步设计,巩固已学的电力电子技术课程设计知识,提高综合应用能力,为今后从事电力电子装置的设计工作打下基础。二、课程设计报告的要求1、题目:MOSFET并联的设计及研究2、课程设计的内容1主电路方案确定2绘制电路原理图、分析理论波形3器件额定参数的计算4建立仿真模型并进

3、行仿真实验5电路性能分析:输出波形、器件上波形、参数的变化、谐波分析、故障分析等-15-第二章MOS管工作原理及介绍2.1MOS管种类和结构 mos管是金属(metal)—氧化物(oxid—半导体(semiconductor)场效应晶体管,或者称是金属—绝缘体(insulator)—半导体。MOS管的source和drain是可以对调的,他们都是在P型backgate中形成的N型区。在多数情况下,这个两个区是一样的,即使两端对调也不会影响器件的性能。这样的器件被认为是对称的。2.2定义双极型晶体管把输入端电流的微小变化放大后,在输出端输出一个大的电

4、流变化。双极型晶体管的增益就定义为输出输入电流之比(beta)。另一种晶体管,叫做场效应管(FET),把输入电压的变化转化为输出电流的变化。FET的增益等于它的transconductance,定义为输出电流的变化和输入电压变化之比。市面上常有的一般为N沟道和P沟道,详情参考右侧图片(N沟道耗尽型MOS管)。而P沟道常见的为低压Mos管。场效应管的名字也来源于它的输入端(称为gate)通过投影一个电场在一个绝缘层上来影响流过晶体管的电流。事实上没有电流流过这个绝缘体,所以FET管的GATE电流非常小。最普通的FET用一薄层二氧化硅来作为GATE极下

5、的绝缘体。这种晶体管称为金属氧化物半导体(MOS)晶体管,或,金属氧化物半导体场效应管(MOSFET)。因为MOS管更小更省电,所以他们已经在很多应用场合取代了双极型晶体管。2.3详细介绍首先考察一个更简单的器件——MOS电容——能更好的理解MOS管。这个器件有两个电极,一个是金属,另一个是extrinsicsilicon(外在硅),他们之间由一薄层二氧化硅分隔开。金属极就是GATE,而半导体端就是backgate或者body。他们之间的绝缘氧化层称为gatedielectric(栅介质)。图示中的器件有一个轻掺杂P型硅做成的backgate。这个

6、MOS电容的电特性能通过把backgate接地,gate接不同的电压来说明。MOS电容的GATE电位是0V。金属GATE和半导体BACKGATE在WORKFUNCTION上的差异在电介质上产生了一个小电场。在器件中,这个电场使金属极带轻微的正电位,P型硅负电位。这个电场把硅中底层的电子吸引到表面来,它同时把空穴排斥出表面。这个电场太弱了,所以载流子浓度的变化非常小,对器件整体的特性影响也非常小。当MOS电容的GATE相对于BACKGATE正偏置时发生的情况。穿过GATEDIELECTRIC的电场加强了,有更多的电子从衬底被拉了上来。同时,空穴被排斥

7、出表面。随着GATE电压的升高,会出现表面的电子比空穴多的情况。由于过剩的电子,硅表层看上去就像N型硅。掺杂极性的反转被称为inversion,反转的硅层叫做channel。随着GATE电压的持续不断升高,越来越多的电子在表面积累,channel变成了强反转。Channel形成时的电压被称为阈值电压Vt。当GATE和BACKGATE之间的电压差小于阈值电压时,不会形成channel。当电压差超过阈值电压时,channel就出现了。MOS电容:(A)未偏置(VBG=0V),(B)反转(VBG=3V),(C)积累(VBG=-3V)。正是当MOS电容的G

8、ATE相对于backgate是负电压时的情况。电场反转,往表面吸引空穴排斥电子。硅表层看上去更重的掺杂了,这个器件被认为是

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。