四路彩灯显示系统逻辑电路设计-数字逻辑综合性实验设计报告

四路彩灯显示系统逻辑电路设计-数字逻辑综合性实验设计报告

ID:9168999

大小:755.84 KB

页数:18页

时间:2018-04-20

四路彩灯显示系统逻辑电路设计-数字逻辑综合性实验设计报告_第1页
四路彩灯显示系统逻辑电路设计-数字逻辑综合性实验设计报告_第2页
四路彩灯显示系统逻辑电路设计-数字逻辑综合性实验设计报告_第3页
四路彩灯显示系统逻辑电路设计-数字逻辑综合性实验设计报告_第4页
四路彩灯显示系统逻辑电路设计-数字逻辑综合性实验设计报告_第5页
资源描述:

《四路彩灯显示系统逻辑电路设计-数字逻辑综合性实验设计报告》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、哈尔滨工程大学数字逻辑综合性实验设计报告课程名称数字逻辑实验题目名称四路彩灯显示系统逻辑电路设计班级学号学生姓名同组班级同组学号同组姓名指导教师武俊鹏、孟昭林、刘书勇、赵国冬2013年06月-17-摘要四路彩灯常见于节庆场合,按照某种规则点亮或者闪烁彩灯,本次数字逻辑电路设计实验主要完成四路彩灯的控制流程,控制流程如下:1)第一路彩灯先点亮,然后依次点亮第二路、第三路、第四路;2)第四路先灭,然后第三路、第二路、第一路依次灭;3)四路彩灯均亮0.5s灭0.5s,共四次;4)从1)开始循环。本次实验采用中小规模集成电路进行彩灯显示系统的设计,具体使用74LS161作为循环控制电路,

2、74LS194控制彩灯花型显示,并用若干基本与门、非门、与非门等芯片基本逻辑电路。关键词:四路彩灯;计数器;移位寄存器;中小规模集成电路;-17-目录目录1需求分析-3-1.1基本功能要求-3-1.2创新拓展功能-3-1.3设计原理-3-2.1系统逻辑结构设计-5-2.1.1循环控制电路-5-2.1.2四路彩灯状态显示-7-2.2系统物理结构设计-10-2.2.1循环控制电路物理结构-10-2.2.2状态显示电路物理结构-11-2.2.3完整系统电路物理结构-12-3系统实现-13-3.1系统实现过程-13-3.2系统测试-13-3.3系统最终电路图-14-3.4系统团队分工-1

3、5-4总结-16-参考文献-17--17-1需求分析1.1基本功能要求用小规模集成电路设计并制作一个四路彩灯显示系统的要求如下:1)开机自动置入初始状态后即能按规定的程序进行循环显示。2)程序由三个节拍组成:a)第一节拍时,四路输出Q1~Q4依次为1,使第一路彩灯先点亮,接着第二路、第三路、第四路彩灯依次点亮;b)第二节拍时,Q4~Q1依次为0,使第四路先灭,然后第三路、第二路、第一路彩灯依次灭;c)第三节拍时,Q1~Q4输出同时为1态0.5s,然后同时为0态0.5s,使四路彩灯同时点亮0.5s,然后同时灭0.5s,共进行4次。每个节拍费事为4s,执行一次程序共需12s。3)用发

4、光二极管显示彩灯系统的各节拍。1.2创新拓展功能对四路彩灯所在扩展如下:1)增加暂停功能,即在四路彩灯显示系统工作时,可从任意状态暂停,之后可以恢复暂停时的状态,并继续工作;2)增加数字显示,用两位十进制数00~11随着彩灯的变化显示12个状态。1.3设计原理为保证四路彩灯系统开机后可从初始状态按规定程序进行循环演示,循环控制电路可用74LS161和74LS20实现。彩灯花型显示分为3个节拍,彩灯的三个节拍可以用移位寄存器74LS194实现。彩灯有亮、灭两个状态,此外,还需要设计时钟脉冲产生电路、循环控制电路和彩灯花样输出电路。由设计要求出发可知彩灯的3个节拍可以用移位寄存器74

5、LS194实现,通过控制S0和S1实现1右移、0左移、送数和通过控制CLR控制清零。第一节拍为1右移,第二节拍为0左移,第三节拍全亮为置数1,全灭为清零。由于程序循环一次要12s,故需要一个12进制的计数器控制循环。第三节拍时要求1s内全灭全亮各一次,故脉冲信号频率比先前两节拍时脉冲频率要快一倍,而且要以相同频率控制CLR。可以用一个十六进制计数器产生脉冲信号,一路送到控制十二进制的计数器,一路经逻辑电路送到移位寄存器。-17-上述原理可用图1.3表示:显示电路脉冲器启动节拍程序执行器1s分频器节拍控制器4s1s图1.3四路彩灯显示系统图-17-2.1系统逻辑结构设计2.1.1循

6、环控制电路由于程序循环一次要12s,故需要十二进制的计数器控制循环,考虑使用同步集成计数器74LS161,因其是M=16的计数器,并且有异步清零的功能,因此采用反馈复位信号使清零输入端CLR为零的方法,可以使计数器在按自然态序计数的过程中,跳过无效状态,构成12进制的计数器。为完成要求,列出十二进制计数器的状态表,寻找清零是QDQCQBQA的状态,表2.1.1为自然态序12进制计数器的状态表。表2.1.1自然态序十二进制计数器状态表计数N输出QDQCQBQA00000100012001030011401005010160110701118100091001101010111011

7、无效状态1100110111101111由表2.1.1可知,应用反馈复位法,可在QD,QC,QB,QA为1100时,使CLR置零,从而达到异步清零的功能,跳过下面四个无效状态,则可得:CLR=QAQBQCQD另外,LOAD、ENT、ENP接高电平,CLK接脉冲。图2.1.1即为利用反馈复位法设计的十二进制计数器的逻辑电路图。-17-图2.1.1自然态序十二进制计数器同时需要为74LS194产生一个快一倍的脉冲信号,则可以考虑多加一片74LS161用来分出两个频率,比如QB的频率是

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。