电子数字钟课程设计报告

《电子数字钟课程设计报告》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、课程设计报告设计名称：EDA技术及应用课程设计报告作品名称：电子数字钟院（系）：**********专业班级：***********姓名：***8学号：******8设计时间：2011年6月18日设计地点： 实验室目录一、题目………………………………………………………………二、任务与要求…………………………………………………三、课程设计摘要及整体方框图………………………………………………四、课程设计原理分析…………………………………………五、各模块设计…………………………………………………………………1、分频器模块……………………………………………………………

2、…2、24小时时钟综合模块…………………………………………………………3校时模块……………………………………………………………………4、报时、响铃模块……………………………………………………………………5、译码模块………………………………………………………………6、输出选择模块7、最终原理图……………………………………………………………………六、心得体会与收获…………………………………………………………七、试验中遇到的问题及解决方法.................................................................

3、.........一：题目本实验利用QuartusII软件，结合所学的数字电路的知识设计一个24时多功能数字钟，具有正常时、分、秒计时，动态显示，整点报时、闹钟的功能。 二：任务与要求本实验的任务就是设计一个多功能数字钟，要求显示格式为小时—分钟或者分钟—秒钟，整点报时，报时时间为40秒，即从整点前40秒开始进行报时提示，LED灯开始闪烁，过整点后，按键停止闪烁。调整时间的按键用按键模块的k1和k2，k1调节小时，每按下一次，小时增加一个小时，k2调整分钟，每按下一次，分钟增加一分钟。还要通过按键来控制时钟与秒表显示的切换功能，按键k没按下时为分—秒时钟显示功

4、能，按下时为时—分显示功能。开关按钮按两下复位，复位后全部显示00—00 三：课程设计摘要及方框图1：具有时，分，秒计数显示功能，以24小时循环计时，其中cnt60模块中counter_sec_l和counter_min_l为60进制BCD计数电路，实现秒计时和分计时功能，shi24模块为24进制BCD码计时电路，实现小时计时功能，整个计数器具有调秒调分，调时功能，而且显示译码模块中在整点时具有报时功能。还可以设置整点报时的时间。通过切换能够实现时—分与分—秒转换的功能。2：有驱动8位七段共阴极扫描数码管的片选驱动信号输出和七段码输出，能够实现数字钟的功能。 

5、 四：课程设计原理分析及相关的概述（1）时、分、秒计时器   时计时器为一个24进制计数器，分、秒计时器均为60进制计数器。当秒计时器接受到一个秒脉冲时，秒计数器开始从1计数到60，此时秒显示器将显示00、01、02、...、59、00；每当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值在原有基础上加1，其显示器将显示00、01、02、...、59、00；每当分计数器数到00时，就会产生一个脉冲输出送至时计时器，此时时计数器数值在原有基础上加1，其显示器将显示00、01、02、...、23、00。即当数字钟运行到23点59分59秒时，当

6、秒计时器在接受一个秒脉冲，数字钟将自动显示00点00分或这00分00秒。（2）校时电路  当开关按下时为校时档时，电子钟秒计时工作，通过时、分校时开关分别对时、分进行校对，开关每按1次，与开关对应的时或分计数器加1，当调好分秒的设置时，再按下显示的切换键，调节时分。当调至需要的时与分时，继续按调时键；，电子钟从设置的时间开始往后计时。（3）整点报时由计时模块输出分与秒的串联信息。对分与秒进行监测，当时钟走至每个小时的59分50秒时开始启动整点报时电路，当时钟走至00分00秒时，报时结束。 当报时信号输出时，指示灯亮，需要有一个键将其熄灭。五．各个模块设计1、分

7、频器模块：由于实验台仅提供50MHZ频率，所以，需要通过分频器电路分出所需频率的信号，对于时钟来说，最基本的是1HZ信号，而对于数码管扫描最基本的是1KHZ,秒表是100HZ，所以先通过分频器把50MHZ分频为1HZ和1KHZ。其VHDL语言如下：1hz模块LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;ENTITYc1hzISPORT(CLK:STD_LOGIC;      CLK1:OUTSTD_LOGIC);

8、ENDENTITYc1hz;ARCHI