资源描述：
《洗衣机控制电路设计eda课程设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、第27页湖南大学课程设计论文HUNANUNIVERSITY数字电子技术课程设计报告设计课题：洗衣机控制电路设计学生姓名：王建平学生学号：专业班级：08级自动化1班学院名称：电气与信息工程学院指导教师：叶佳卓第27页湖南大学课程设计论文一课程设计的目的：1、能够全面巩固和应用“电子技术基础数字部分”课程中所学的基本理论和方法，并初步掌握小型数字系统设计的基本方法。2、掌握VHDL语言编制小型模块的方法，并采用层次化设计。3、培养电路设计能力，懂得理论设计与实物实现的有效结合。4、掌握AltiumDesigner软件的应用。二总体方案分析及选择:
2、洗衣机电路包含有总的控制模块,洗涤控制模块,洗涤记时模块,电动机控制模块以及LCD液晶板的动态显示模块.经过分析后,我们把前四个模块进行组合,把他们合成一个模块即:总控制模块.他们之间的逻辑联结关系，是对数电课程的一个很好总结，也是自己对新知识（LCD液晶板的动态显示）学习理解运用能力的一个很好的提升机会。三基本功能要求:1要求设计制作一个普通功能洗衣机控制电路,使之能控制洗衣机的进水阀,排水阀,洗涤程序电机,甩干驱动装置等按预定程序工作.总体过程包括:进水浸泡洗涤排水甩干五个过程.进水从电路启动开始.其中浸泡可供选择,洗涤时间可以预置,洗涤
3、结束时发出铃声进行提示并自动切断电源.发生故障如:缺水或进水超时排水超时甩干碰桶等时也可自动切断电源!2根据洗衣机工作时不同的洗衣服数量，我们设计了三个档（duoxizhongxishaoxi）来对洗衣机的进水浸泡洗涤排水甩干的五个过程分别预置时间。以此来区分洗衣机不同洗衣数量下的工作状态。3用中小规模集成电路芯片或CPLD/FPGA设计符合上述任务要求的电路,并制作出能实际运行的装置.4安装并调试电路,测试各部分电路功能或模型.5演示并交验硬件装置.下载实现图:第27页湖南大学课程设计论文第27页湖南大学课程设计论文四总控制模块的生成程序l
4、ibraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitywasherisport(clk0,clk1,rst,alarm:instd_logic;-----clk0:控制开关脉冲.clk1:记时开关脉冲.Rst:复位端.alarm报警输入端.-------duoxi,zhongxi,shaoxi:instd_Logic;-----qiangxi:强洗输入端。zhongxi:中洗输入端。ruoxi
5、：弱洗输入端。-------------water_in,water_out,immersion,dry,z1,z2,voice,poweroff:outstd_logic;-----进水,出水,浸泡,甩干,洗涤,响铃,断电输出端-------display_th,display_tl:outstd_logic_vector(3downto0)-------------------输出时间显示高位低位输出端-------------);endentitywasher;architecturebehaveofwasherissignaljs,j
6、s_ten:std_logic;signalim,im_ten:std_logic;signalwa,wa_ten:std_logic;signalwa1,wa2,pwf:std_logic;signalcs,cs_ten:std_logic;signaldr,dr_ten:std_logic;signalxl,xl_ten:std_logic;signaljs_dh,js_dl:std_logic_vector(3downto0);signalim_dh,im_dl:std_logic_vector(3downto0);signalwa_d
7、h,wa_dl:std_logic_vector(3downto0);signalcs_dh,cs_dl:std_logic_vector(3downto0);signaldr_dh,dr_dl:std_logic_vector(3downto0);signalxl_dh,xl_dl:std_logic_vector(3downto0);signaldis_th,dis_tl:std_logic_vector(3downto0);signalwater_inh,water_inl,im_th,im_tl,wash_th:std_logic_v
8、ector(3downto0);signalwash_tl,water_outh,water_outl,dry_th,dry_tl:std_logic_vector
