基于单片机和fpga的位同步信号提取

《基于单片机和fpga的位同步信号提取》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、xxx学院毕业设计论文题目：基于单片机和FPGA的位同步信号提取专业班级：xx学生姓名：x学号：xx完成日期：2x年6月指导教师：xx实验师评阅教师：20xx年6月xxx学院应用技术学院毕业设计(论文)诚信承诺书本人慎重承诺和声明：所撰写的《基于单片机和FPGA的位同步信号提取》是在指导老师的指导下自主完成，文中所有引文或引用数据、图表均已注解说明来源，本人愿意为由此引起的后果承担责任。设计(论文)的研究成果归属学校所有。学生(签名)年月日xxx学院应用技术学院毕业设计（论文）任务书设计（论文）题目：基于单片机和FPGA的位同步信号提取姓名x专业x班级x学号16指导老师x职称实验师教研室

2、主任x一、基本任务及要求：本课题是设计一具有通用性的输入信号的位同步提取系统，系统可以实现10HZ~1MHZ的信号同步。使用单片机进行实时控制现场可编程逻辑门阵列FPGA完成位同步信号提取，通过理论和实验研究，完成硬件电路和软件设计并试制样机，要求完成：1、单片机实时控制FPGA，完成实时频率跟踪测量和自动锁相；2、在FPGA内部，设计完成以下部分：A、全数字锁相环DPLL，主要包含：数控振荡器、鉴相器、可控模分频器B、LED动态扫描电路、FPGA和单片机的数字接口，以完成两者之间的数字传递3、设计辅助电路：键盘、LED；二、进度安排及完成时间：（1）第二周至第四周：查阅资料、撰写文献综

3、述和开题报告；（2）第五周至第六周：毕业实习；（3）第六周至第七周：项目设计的总体框架：各个模块以及各个模块之间的关系确定，各个模块的方案选择与各个模块的所用主要器件的确定；（4）第八周至第十三周：各个模块的主要器件熟悉及相关知识的熟悉；各个模块的具体任务实现：硬件电路、软件编程；（5）第十四周至第十五周：系统的总体仿真与调试（6）第十六周至第十七周：撰写设计说明书；（7）第十八周：毕业设计答辩；目录摘要IAbstractII引言1第1章绪论21.1位同步技术当前的发展21.2EDA简介31.38051型单片机41.4FPGA器件简介41.4.1FPGA器件的发展41.4.2FPGA器件

4、的结构51.4.3Altera器件及EPM706471.5FPGA开发过程简介81.6C语言91.7VerilogHDL91.8MAX+PLUSII概述10第2章系统组成结构112.1单片机模块112.2键盘模块112.3测频、输出显示模块122.4数字锁相环(DPLL)模块13第3章各模块的具体设计及实现143.1单片机模块的设计与实现143.2键盘模块的设计与实现153.2.1设计中问题和解决方法153.2.2键盘设计的软件设计163.3测频、输出显示模块的设计与实现173.3.1测频部分173.3.1.1测频电路的设计实现173.3.1.2测频模块的软件设计173.3.2显示部分1

5、83.3.2.17448芯片介绍183.4锁相环模块的设计与实现213.4.1鉴相器的选择213.4.2可编程K可逆计数器的设计223.4.3I/D线路的设计243.4.4可编程N分频器的设计25第4章位同步信号提取系统整体测试284.1锁相环的仿真与测试284.2单片机软件的测试294.3系统的整体测试31参考文献33致谢34附录A单片机软件设计程序35附录BFPGA芯片内部模块的VerilogHDL设计58基于单片机和FPGA的位同步信号提取摘要：本文所设计的位同步系统是使用单片机进行实时控制现场可编程门阵列（FPGA）进行同步的，在此设计中，本文主要做了以下内容：1、单片机实时控制

6、FPGA完成实时频率跟踪测量和自动锁相。2、在FPGA内部，设计有以下两部分：a、全数字锁相环（DPLL），主要包括数控振荡器、鉴相器、可控模N分频器。b、LED动态扫描电路、FPGA和单片机的数据接口，以完成两者之间的数据传递。3、设计辅助电路：键盘、LED显示、信号源等。4、整体测试表明：系统可以实现10Hz到1MHz的信号同步，键盘及显示电路工作正常。关键字：单片机、电子设计自动化（EDA）、VerilogHDL、数字锁相环AccordingToTheMCUAndFPGATheBitSynchronousSignalWithdrawABSTRACT：Thistextfordesig

7、ningthesynchronoussystemisanusageMCUtocontroltheFileldProgrammableGateArray(FPGA)really．Thisdesignprimarilycompletesmissionsasbelow．1、TheMCUcompletesolidhourmeasurefrequencyfollowwithautolockthephase．2、IntheFPGAinnerpa