试题+答案【精编直接打印版】

《试题+答案【精编直接打印版】》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、中央广播电视大学2015—2016学年度第一学期“开放本科”期末考试计算机组成原理A试题2009年1月一、选择题(每小题3分，共36分)2．在定点二进制运算器中，加法运算一般通过()来实现。A.原码运算的二进制加法器B．反码运算的二进制加法器C.补码运算的十进制加法器D．补码运算的二进制加法器3．定点数补码加法具有两个特点：一是符号位与数值位一起参与运算；二是相加后最高位上的进位()。A．与数值位分别进行运算B．与数值位一起参与运算C.要舍去D．表示溢出4．长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短

2、、尾数长，其他规定均相同，则它们可表示的数的范围和精度为()。A．两者可表示的数的范围和精度相同B．前者可表示的数的范围大且精度高C.后者可表示的数的范围小但精度高D.前者可表示的数的范围小且精度高5．直接寻址是指()。A．指令中直接给出操作数地址B．指令中直接给出操作数C.指令中间接给出操作数D．指令中间接给出操作数地址6．堆栈寻址的原则是()。A．随意进出B．后进先出C.先进先出D．后进后出7．组成硬连线控制器的主要部件有()。A．PC、IPB．PC、IRC．IR、IPD。AR、IP8．微程序控制器中，机器指令与微指令

3、的关系是()。A．每一条机器指令由一条微指令来执行B．每一条机器指令由一段用微指令编成的微程序来解释执行C.一段机器指令组成的程序可由一条微指令来执行，D.一条微指令由若干条机器指令组成9．若主存每个存储单元存8位数据，则()。A．其地址线也为8位B.其地址线与8无关C.其地址线为16位D.其地址线与8有关10．CPU通过指令访问Cache所用的程序地址叫做()。A．逻辑地址B．物理地址C.虚拟地址D，真实地址11．在独立编址方式下，存储单元和I／O设备是靠()来区分的。A.不同的地址和指令代码B．不同的数据和指令代码C.

4、不同的数据和地址D．不同的地址，12，在采用DMA方式高速传输数据时，数据传送是通过计算机的()传输的。A．控制总线B．专为DMA设的数据总线C．地址总线D．数据总线二、判断题(将判断结果填在括弧内，正确打√号，错误打X号，每小题3分，共15分)1．只有定点数运算才可能溢出，浮点数运算不会产生溢出。()2．间接寻址是指指令中间接给出操作数地址。()3．程序计数器的位数取决于指令字长，指令寄存器的位数取决于机器字长。()4．半导体RAM信息可读可写，且断电后仍能保持记忆。()5．DMA传送方式时，DMA控制器每传送一个数据就

5、窃取——个指令周期。()三、简答题(共29分)1．简述计算机运算器部件的主要功能。(7分)2．一条指令通常由哪些部分组成?简述各部分的功能。(8分)3．什么是高速缓冲存储器?在计算机系统中它是如何发挥作用的?(?分)4．解释术语：总线周期。(?分)四、计算题(每题10分，共20分)1．写出X＝，Y＝一l的原码和补码表示，并用补码计算两个数的差。2．将十进制数47化成二进制数，再写出它的原码、补码表示(符号位和数值位共8位)。试卷代q-：1254中央广播电视大学2008—2009学年度第一学期“开放本科”期末考试计算机组成原

6、理A试题答案及评分标准(供参考)2009年1月一、选择题(每小题3分，共36分)1．A2．D3．C4．C5．A6．B7．B8．B9．B10．A11．A12．D二、判断题(每小题3分，共15分)1．X2．√3．X4．X5．X三、简答题(共29分)1．简述计算机运算器部件的主要功能。(?分)答：运算器部件是计算机五大功能部件中的数据加工部件。运算器的首要功能是完成对数据的算术和逻辑运算，由其内部的ALU承担。运算器的第二项功能是暂存将参加运算的数据和中间结果，由其内部的一组寄存器承担。另外，运算器通常还作为处理机内部传送数据的

7、重要通路。2．一条指令通常由哪些部分组成?简述各部分的功能。(8分)答：通常情况下，一条指令要由操作码和操作数地址两部分内容组成。其中第一部分是指令的操作码，它确定了本条指令是执行算术、逻辑、读写等多种操作中的哪一种功能，计算机为每条指令分配了一个确定的操作码。第二部分是指令的操作数地址，用于给出被操作的信息(指令或数据)的地址，包括参加运算的一或多个操作数所在的地址，运算结果的保存地址，程序的转移地址、被调用的子程序的人口地址等。3．什么是高速缓冲存储器?在计算机系统中它是如何发挥作用的?(7分)答：高速缓冲存储器，是一

8、个相对于主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上CPU渎写速度要求的矛盾。它的实现原理是，把CPU最近最可能用到的少量信息(数据或指令)从主存复制到CACHE中，当CPU下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE中得到，从