毕业设计(论文)-基于fpga的数字频率合成器设计

毕业设计(论文)-基于fpga的数字频率合成器设计

ID:8469275

大小:548.50 KB

页数:32页

时间:2018-03-28

毕业设计(论文)-基于fpga的数字频率合成器设计_第1页
毕业设计(论文)-基于fpga的数字频率合成器设计_第2页
毕业设计(论文)-基于fpga的数字频率合成器设计_第3页
毕业设计(论文)-基于fpga的数字频率合成器设计_第4页
毕业设计(论文)-基于fpga的数字频率合成器设计_第5页
资源描述:

《毕业设计(论文)-基于fpga的数字频率合成器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、西京学院本科毕业设计(论文)题目:基于FPGA的数字频率合成器设计教学单位:工程技术系专业:电子信息工程学号:姓名:指导教师:2012年5月摘要直接(DirectDigitalSynthesis简称DDS)是十九世纪七十年代提出的一种全数字化结构的频率合成方法,采用一个恒定的输入参考时钟源,以数据处理的方式产生频率相位可调的输出信号。经过三十多年的发展,已成为现代频率合成的主要方式。具有频率分辨率高、频率转换速度快、相位连续、相位噪声低等优点,被广泛应用在通信、雷达、遥控遥测、导航、PCS/PCN系统等领域。近年来兴起的现

2、场可编程门阵列(FPGA)具有集成度高、速度快、可靠性强等优点,非常适合设计DDS系统的数字部分。本文主要讨论了直接数字频率合成器的实现,并通过改进其关键部分的结构,对直接数字频率合成器进行了研究。本文首先分析了直接数字频率合成器的工作原理及其结构,并对实现相位幅度的各种方法予以详细分析。对DDS的关键部分数控振荡器NCO进行了优化设计,采用Brent-Kung二元树结构和选择进位加法器相结合实现相位累加器,减小了系统延时;用Verilog硬件语言对设计的各部分进行编程,在Quartus‖软件上对其进行仿真,验证设计的合理

3、性,并对系统的整体性能进行了仿真。关键词:直接数字频率合成,相位累加器,低通滤波器,FPGA27AbstractDirectDigitalSynthesistechnologythatwasputforwardisamethodofall-digitalfrequencysynthesisattheseventiesofthenineteenth,whichbetakeaconstantsignalsourceofinputreferenceclocktoproduceoutputsignalofphaseandfrequ

4、ency’sadjustabletothewayofdateprocessing.After30yearsofdevelopment,ithasbecomethemainformoffrequencysynthesize.Becauseofexcellencesofhighfrequencyresolution、fastfrequencyconversionspeed、phasecontinuous、lowphasenoiseandsoon,DDSiswidelyusedinfieldofcommunication、rad

5、ar、remotetelemetry、navigation、PCS/PCNsystem.Inrecentyearstherisingfieldprogrammablegatearray(FPGA)withexcellencesofhighintegration、fastspeed、highreliability、richresourcesandsoon,isverysuitableforthedigitalpartdesignofDDSsystem.Thearticlefocusesontherealizationofdi

6、rectdigitalfrequencysynthesizer,andstudythedirectdigitalfrequencysynthesizebyimprovingthekeypartstructureofDDS.Inthispaper,first,weanalyzetheworkingprincipleandstructureofdirectdigitalsynthesizer,anddetailedlyanalyzevariousmethodsofphasetransformingscope.Optimizin

7、gNCOdesignofakeypartofDDS,andcombiningtheBrent-Kungbinarytreestructureandcarryselectaddertorealizethephaseaccumulator,andreducethedelay.UsingVeriloghardwaredesignlanguagewriteprogramstovariouspartsofthedesign,andsimulatetheseprogramsinQuartusⅡ,verifytheirreasonabl

8、eness.Givingtheoverallperformanceofthesystembysimulation,thendownloadingtoFPGAtoverify.Keyword:DirectDigitalFrequencysynthesize;Phaseaccumulator;Low-pas

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。