数电课程设计毕业论文任务书

《数电课程设计毕业论文任务书》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、成绩评定表学生姓名于雅芮班级学号专业电子信息工程课程设计题目数字电子课程设计评语组长签字：成绩IV日期20年月日课程设计任务书学院信息科学与工程学院专业电子信息工程学生姓名于雅芮班级学号课程设计题目1.六进制同步加法计数器（无效态：000，011）2、用multisim设计一个基于74138组合电路3.基于74161芯片仿真设计63进制加法计数器并显示计数过程IV实践教学要求与任务:1)采用实验箱设计、连接、调试三位二进制计数器。2)采用multisim仿真软件实现中规模集成电路组合电路（译码器及数据选择器）。3)采用multisim仿真软件建立

2、复杂的计数器电路模型；4)对电路进行理论分析；5)在multisim环境下分析仿真结果，给出仿真时序图；6)撰写课程设计报告。工作计划与进度安排:第1天：1.布置课程设计题目及任务。2.查找文献、资料，确立设计方案。第2天：在实验室中设计、连接、调试三位二进制计数器电路。第3天：1.安装multisim软件，熟悉multisim软件仿真环境。在multisim环境下建立电路模型，学会建立元件库。2.对设计电路进行理论分析、计算。3.在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。第4天：撰写设计报告。第5天：1.课程设计结

3、果验收。2.针对课程设计题目进行答辩。3.完成课程设计报告。IV指导教师：2015年月日专业负责人：2015年月日学院教学副院长：2015年月日IV1课程设计的目的与作用(1)提高综合运用所学的理论知识去独立分析和解决问题的能力。进一步熟悉电子仪器的正确使用方法。培养严谨，认真的科学态度和踏实细致的的工作作风。(2)学会借助各种信息资源，查阅所需资料。(3)熟悉常用电子器件的类型和特性并会合理选用。初步掌握普通电子电路的安装，布线，调试等基本技能。(4)掌握数字电路的一般设计方法，具备初步的电路设计能力，初步掌握电子电路的计算机辅助设计，仿真方法

4、。2设计任务2.1六进制同步加法计数器（无效态：000,011）1）采用实验箱设计，连接，调试六进制同步加法计数器（无效态：000,011），组合电路选用与门和与非门。2）根据自己的设计接线。3）检查无误后，测试其功能。2.2用multisim设计一个基于74138的组合电路1)利用74138设计一个加法器，组合电路选用与门和与非门等。2)根据自己的设计接线。3)检查无误后，测试其功能。162.3基于74161芯片仿真设计63进制加法计数器并显示计数过程1)设计一个63进制的加法器并显示计数，选用两片74L161芯片设计电路。2)根据自己的设计接

5、线。3)检查无误后，测试其功能。3设计原理3.1六进制同步加法计数器原理1)计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。在同步计数器中，个触发器共用同一个时钟信号。2)时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。3)CP是输入计数脉冲，所谓计数，就是记CP脉冲个数，每来

6、一个CP脉冲，计数器就加或减一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大或减小，当计数器记满时再来CP脉冲，计数器归零的同时给高位进位或借位，即要给高位进位或借位信号。3.274138的组合电路设计全加器的原理1)74138芯片的状态表表如下表1：表174138芯片的状态表161)全加器的真值表如下表2：表2全加器的真值表3.3基于74161芯片设计63进制加法计数器原理用两片74161芯片级联设计63进制加法计数器，74161芯片的真值表如下表3：表374161芯片的状态表表16清零预置使能时钟预置数据输入输出CLRNLDNENPE

7、NTCLKABCDQAQBQCQDL××××××××LLLLHL××↑ABCDABCDHHL××××××保持HH×L×××××保持HHHH↑××××保持4实验步骤4.1六进制同步加法计数器（无效态：000，011）1)状态图如下图1：001010100101110111图1六进制加法计数器（无效态：000,011）的状态图2)选择触发器，求时钟方程、输出方程和状态方程a)选择触发器：由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发器的边沿JK触发器。b)求时钟方程：采用同步方案，故取CP0=CP1=CP2=CPCP是整个要设计的时序

8、电路的输入时钟脉冲。c)求输出方程：由题给无效态为000,011，确定其对应的约束项为由图1所示状态图所规定的输出和现态之间的逻辑关系，