eda学习报告田福超

eda学习报告田福超

ID:8258846

大小:1.56 MB

页数:16页

时间:2018-03-14

eda学习报告田福超_第1页
eda学习报告田福超_第2页
eda学习报告田福超_第3页
eda学习报告田福超_第4页
eda学习报告田福超_第5页
资源描述:

《eda学习报告田福超》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、EDA技术实用教程学习报告院系:自动化工程学院电子学系专业:电子信息科学与技术班级:2009级2班姓名:田福超2011年7月1日一、EDA技术概述1.1EDA技术及其发展EDA,即electronicdesignautomation.其是现代电子技术的核心,它依赖功能强大的计算机,在EDA工具软件上,用硬件描述语言HDL为系统逻辑描述手段完成设计文件,自动地完成逻辑简化,逻辑分割。逻辑综合,结构综合,以及逻辑优化和仿真测试等功能,最终实现既定电子线路系统功能20世纪70年代,集成电路为双极工艺,MOS工艺的广泛应用20世纪80年代,集成电路

2、进入CMOS时代20世纪90年代,EDA技术走向成熟。1.2EDA技术的优势(1)大大降低设计成本,缩短设计周期。(2)有各类库的支持。(3)简化了设计文档的管理。(4)日益强大的逻辑设计仿真测试技术。(5)设计者拥有完全的自主权,再无受制于人之虞。(6)设计语言标准化,开发工具规范化,设计成果通用性,良好的可移植与可测试性,为系统开发提供了可靠的保证。(7)能将所有设计环节纳入统一的自顶向下的设计方案中。(8)整个设计流程上充分利用计算机的自动设计能力,在各个设计层次上利用计算机完成不同内容的仿真模拟,而且在系统板设计结束后仍可利用计算机

3、对硬件系统进行完整全面的测试1.3EDA实现目标及设计流程目标:1,可编程逻辑器件2,半定制或全定制ASIC(为EDA最终目标)3,混合ASIC流程:1,设计输入(原理图/HDL文本编辑);2,综合3,适配4,时序仿真与功能仿真;5,编程下载;6,硬件测试1.4ASIC及其设计流程设计方法:1,全定制法,;2,半定制法(门列阵法,标准单元法,可编程逻辑器件法)如图表第一页1.1常用EDA工具,IP核1,设计出入编辑器;2,HDL综合器;3,仿真器;4,适配器;5,下载器IP就是知识产权核或知识产权模块的意思,在EDA技术开发中具有十分重要的

4、地位。软IP是用Verilog/VHDL等硬件描述语言描述的功能块,但是并不涉及用什么具体电路元件实现这些功能。固IP是完成了综合的功能块。硬IP提供设计的最终阶段产品:掩模。二,可编程逻辑器件原理1.可编程逻辑器件的发展历程和分类PLD,即programmablelogicdevices是20世纪70年代发展起来的一种新型集成器件。PLD是大规模电路的技术发展的产物,是一种半定制的集成电路,结合EDA技术可以十分方便的构建数字系统1,按集成度分类2,按编程工艺分,熔丝型,反熔丝型,EPROM型,EEPROM型,SRAM型,FLASH型2.

5、FPGA和CPLD结构原理1,查找表逻辑结构1,FPGA查找表单元内部结构如图2,1.FPGA/CPLD的编程与配置(1)基于电可擦除存储单元的EEPROM或Flash技术。(2)基于SRAM查找表的编程单元。(3)基于一次性可编程反熔丝编程单元。1,CPLD在系统编程(下载连接及多CPLD芯片ISP编程链接)2,1,FPGA专用配置器件(EPCS器件配置及单片机配置)简单PLD结构原理(1)寄存器模式寄存器输出,组合输出(1)复合模式(2)简单模式反馈输出CPLD的结构原理1,结构原理图2.宏单元(1)全局时钟信号。(2)全局时钟信号由高

6、电平有效的时钟信号使能。(3)用乘积项实现一个阵列时钟。硬件测试1内部逻辑测试2JTAG边界扫描3嵌入式逻辑分析仪CPLD/FPGA的编程与配置单片机配置使用CPLD配置FPGA一、Verilog语言总结1.Verilog语言的程序结构1,模块表达2,端口语句,端口信号及端口模式2.assign语句1.always语句块2.阻塞赋值和非阻塞赋值的区别阻塞赋值:目标变量名=驱动表达,目标变量的赋值是立即更新的,有明显的顺序性和数据传递性,用于组合电路非阻塞赋值:目标变量名〈=驱动表达式,每一个目标赋值有一个延时,并行赋值,用于时序电路3.如何

7、用always语句块设计组合电路和时序电路必须放于过程语句结构中格式:always@(敏感信号及铭感信号序列表或表达式)如上例题4.如何用always语句设计异步控制和同步控制异步控制:always@(clkorrst)即clk,rst都作为敏感信号同步控制:always@(posedgeclk)将rst置于always模块中5.条件完整的if语句和条件不完整的if语句非完整IF条件语句为何产生时序电路?因为非完整的IF语句,会产生锁存器:if(a==1)b<=1;如果a为1,b也会为1;之后如果a不为1的话,b都不会跟着变,而是一直保持为

8、1,这就是带有锁存功能的触发器了。就是触发器搭出来的逻辑实现的。字数限制说不多了1.如何实现三态控制和双向信号设计双向端口设计一、QuartusII软件使用方法1.设计流程1,编

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。