2001111011101例题1:若浮点数x的754标准存储格式为(41360000)H，求其浮点数的十进制数值。解：01000001001101100000000000000000e=阶码-127=10000010—01111111=00000011=31.M=1.01101100000000000000000=1.011011X=(-1)sX1.MX2e=+(1.011011)X23=1011.011=11.375例题2：将数(20.59375)转换成754标准的32位浮点数的二进制存储格式。解:20.59375=10100.10011=1.010010011X24e=4S=0E=4+127=131=10000011M=01001001132位格式位:01000001101001001100000000000000=(41A4C000H)一、定点加减运算1、补码加法凶补+[y]补=[x+y]补(1)x>0,y>0,贝Ux+y>0[x]补+[y]补=x+y=[x+y]补(mod2)2)x>0,y<0,则x+y>0或x+y<0[x]补=x,[y]补=2+y[x]补+[y]补=x+2+y=2+(x+y)若x+y>0，2+(x+y)>2，进位2丢失，又因为x+y>0，所以[x]补+[y]补=x+y=[x+y]补(mod2)若x+y<0，2+(x+y)<2，又因为x+y<0，所以[x]补+[y]补=2+(x+y)=[x+y]补(mod2)(3)x<0,y>0,贝x+y>0或x+y<0(证明略)4)x<0,y<0,贝x+y<0[x]补=2+x,[y]补=2+y凶补+[y]补=2+x+2+y=2+(2+x+y)=2+x+y=[x+y]补(mod2)2、补码减法［X-Y］补=［X］补+［-Y］补=凶补—［Y］补从［y］补求［-y］补的法则是：对［y］补包括符号位“取反且最末位加1”，即得［-y］补［-y］补=「［y］补+2—n故：［-y］补=—［y］补(mod2)例:已知x1=-0.1110,x2=+0.1101,求：［x1］补，［-x］补,［x2］补，［-x2］补[-x2]补=1.0011解:［x1］补=1.0010［x2］补=0.1101［-x1］补=0.11103、溢出与检测(x)补0.1011(X)补1.0011++(y)补0.1001(y)补1.0101上溢：两个正数相加，结果大于所能表示的最大正数；也称正溢。下溢：两个负数相加，结果小于所能表示的最小负数；也称负溢。溢出判断方法：
3(”补0.0011°补0.1011o+(y)补0.7007O+M补0.1001tex)补1.0100(x)补1.0101+(y)补1.1100(綁)补10001⑴补1M11+W)补1.0101(仙卜0.10002、(1)根据单符号位判断两个同号相加，结果与其符号相反，则溢出(2)利用进位值判断最高数值位有进位，而符号位无进位或最高数值位无进位，而符号位有进位则溢出。0V=cncn二+CnCn二=Cn㊀01卅(3)采用变形补码判断利用模4补码，00表示正，11表示负，两个符号位同时参与运算，符号位相同无溢出,若为01,则为上溢，若为10,则为下溢。ov=s£二sf21、补码加减运算法则计算机组成原理-一运算方法和运算器课稈小结仁补码加减运算法则［X］补+［y］补=［炮］补［X・Y］补二［X］补一［Y］补二［X］补于卜Y］补从斤］补求［-小补的法则是，对［丫］补包括符号位"取反且最末位加1”，即得［-E补［-刃补=」［y］补+252、溢出与检测根据单符号位判断利用进位值判断采用变形补码判断/双符号位判断3＞二建制加/歳法运賢器核心部件F乩有M®制加/减法的转换2、
4计算机组成原理-一•运算方法和运算器§2.2定点运算-原码一付乘A原码位乘手算分析(n=5).o.1101(x)0:1101(x)；X0.1011(y)X0.1011(y)11010.0000110111010.000110100000.00000011010.011010.100011110.10001111手算需要机器需要徨、j次n-l个数相加a.一次两个数相加b.小数点是移动的认小数点固定需要2门一1位加注器c.只设n位加法器3、2、算法改进4、5、(1)判断一位产生位积以后，做一次加法运算，即以逐位6、积累加代替所有位一次加。7、(2)用部分积右1位，代替位积左移一位，这样位积的相8、加运算，这样就可以固定在同一位上进行。9、10、3、算法小结11、12、(1)符号位单独处理，Pf=x0®y0(1)部分积的初值为0,Y只取数值部分，不要符号。(2)若yn=1,则+x,结果右移一位，若yn=0,只右移一位。二、补码一位乘1、补码一位乘法的公式证明［xy］补=凶补•(0.y1y2.^x)补y0证明⑴被乘数［x］补的符号任意，乘数［Y］补的符号为正［X］补=x0.x1x2….xn［Y］补=0.y1y2……yn［X］补=2+x=2n+1+x［y］补=y［X］补彳Y］补=(2n+1+x)y=2n+1?(+xy=2(y1y2….yn)+xy
5式中y1y2….yn=2n^y为整数根据模的运算性质，有2(y1y2……yn)=2所以凶补［Y］补=2+xy=［xy］补=［X］补勿=凶补(O.y1y2.yn)2、分步算法推导［xy］补=凶补•(O.y1y2)ymyO凶补=凶补(2-1y1+2-2y2+.2-nyn)-凶补yO=凶补(-y0+(y1-2-1y1)+(2-1y2-2-2y2)+….(yn2-(n-1)-2-nyn))=凶补［(yi-yo)+(y2-y1)2-1+…(yn-yn-1)2-(n—1)+(0-yn)2-n］写出递推公式如下：pi为部分积［P0］补=0［P1］补=2—1｛［P0］补+(yn+1—yn)［X］补｝［P2］补=2—1｛［P1］补+(yn—yn—1)［X］补｝［pi］补=2—1｛［Pi］补+(yn-i+2—yn—i+1)［X］补｝[pn]补=2—1{[Pn-1]补+(y2—y1)[X]补}[xy]=[Pn+1]补=[Pn]补+(y1—yO)[X]补其中yO是y的符号位，yn+1是人为附加位，其值为0。3、补码一位乘法的运算法则(1)被乘数采用双符号位参与运算。(2)乘数取单符号位以决定最后一步是否需要校正，即是否加[-X]补。(3)乘数末尾增设附加位yn＋1，且初值为0。(4)求得一次部分积右移一位，yn与yn＋1构成判断位。(5)按上述算法进行n＋1步操作，但第n＋1位不移位，只根据y0和y1的比较作出相应的运算。ynyn+1yn+1-yn操作000部分积右移一位011部分积加[X]补右移一位10—1部分积加[-X]补右移一位110部分积右移一位
6例题二［X］补=1.0101JY］补=1.0011,求［X+Y］补。解:［-X］^=0.1011部分积乘数齐矗*L说明00.0000+00.1011L00110yaya+rio加卜xj补00.1011右移00.010］*00.00001£0011yaya+i=u加°00.0101右移00.0010+H.OlOt111.001丘升+戸1加［X］补11.0111右移11.10114-00.00001111.00y禹+戸°加°1L1011右移11.1101+00.10J111111.0«0+1=10加［凶00A000mi§2.2定点除法运算一恢复余数:去1.恢复余数法（原码）口求X"00.1o11I+匚卜00.100111.1110oaio11r0<0,査上⑴勺叮乜复余釵0.1001.001o.aLoo1ololol11olol11o11ooolluIQIIT00左移一位与y比技rl>0,商上1左移一付.吕辛比较r2>0,商上1方移一位.与丫比较t3<0,商上0.加y恢复余数左移一位，与丫比较r4>0,商上1余数:t二0.0001X2^一、浮点加减运算流程为仿pentium，但并没有使用IEEE754标准。x=2ExMx,y=2EyMyx±y=2ExMx±2EyMy=(2Ex-EyMx±My)2Ey
7对阶*AE=Ex-£v为保证取咼有效位不丢失，应米用小阶向大阶看齐，尾数右移，阶码増加。尾数求和：必土My结果规格化：非规格化的形式｛篇鳥券二二10»*-«**«»*-****L11.1„1XX右飯：尾符中出现01或10时’向左破坏规格化，尾数右移，阶码加X左规：符号位与最高位相同时，尾数左移,阶码减1。舍入处理：0舍1入，恒置1法溢出处理：阶码溢出则为岀错步骤：(1)0操作数检查(2)对阶(3)尾数求和(4)结果规格化(5)舍入处理(6)溢出处理例题1:x=2010X0.11011011,y=2100X(-0.10101100)，求x+y解：记阶表示，扩充符号位，均用补码x=00010;0.11011011y=00100;1.01010100(1)对阶：？E=Ex-Ey=[Ex]补+[-Ey]补=00010+11100=11110=-2v0Ex向Ey看齐x变为：x=00100;0.00110110(11)2)尾数求和：[x]补00.00110110(11)+[y]补11.0101010011.10001010(11)(1)规格化Mx+y=1.00010101(1)Ex+y=00011(2)舍入处理：Mx+y=1.00010110
8结果：x+y=2011X(-0.11101010)1、法则x=2ExMx,y=2EyMyXXy=2Ex+Ey(MxXMy)x+y=2Ex—Ey(Mx十My)2、步骤(1)0操作数检查(2)阶码运算，可用补码和移码两种方法[x+y]移=[x]移+[y]补[x—y]移=[x]移+[-y]补(3)尾数处理(4)规格化(3)并行进位加法器考查进位链：Ci=AiBi+(Ai®Bi)Ci—1其中：AiBi只与本位进位有关，与低位产生的进位无关，于是AiBi称为本地进位/进位发生，记做：Gi0,进位链中断,(Ai®Bi)Ci—1中，(Ai®Bi)若为1,进位上传，若为于是(Ai®Bi)称进位条件/进位传送，记做：Pi由此：原式变为Ci=Gi＋PiCi—1现以4位为例：即i=1,2,3,4C1=G1+P1C0C2=G2+P2C1C3=G3+P3C2C4=G4+P4C3(构成串行进位链)将C1C2C3进行替换,得C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2P1C0
9数的表示定点”JFDFF1整数：DQDn.~~J*>ibkI1原码反码补码移码小数：山.D1……Dn浮点N=M-2E亠规格化阶符阶码尾符屋码运算■定点■加1补=[X]补+［Y〕补减rx-vf补=「XI补一「丫］补=収］补丰补乘.原码一位乘补码一位乘瞬負+i除原码恢复余数法原码加减交替法浮点加/减0检查，对資，尾克运算，规档化舍入处瑾，溢岀判断乘/除阶码相加减，尾数相乘除加/减行波进位加减法运算器乘阵列求补电路除不恢复余数CAS阵列名功能ALU74LS181’先行进位链1冯•诺依曼机工作方式的基本特点是_B_。A、多指令流单数据流B、按地址访问并顺序执行指令C、堆栈操作D、存储器按内容选择地址2、主机中能对指令产生译码的器件是—C。A、ALUB、运算器C、控制器D、存储器3、微型计算机的发展是以B技术为标志。A、操作系统B、微处理器C、磁盘D、软件4、计算机中表示地址时使用A。A、无符号数B、原码C、反码D、补码5、在浮点数的编码表示中_D在机器数中不出现，是隐含的。A、阶码B、符号C、尾数D、基数6、运算器虽由许多部件组成，但核心部分是B。A、数据总线B、算术逻辑运算单元C、多路开关D、累加寄存器7、浮点数的表示范围和精度取决于_A。A、阶码的位数和尾数的位数B、阶码采用的编码和尾数的位数C、阶码采用的编码和尾数采用的编码D、阶码的位数和尾数的编码8、在定点运算器中，无论采用双符号位还是单符号位，必须有C，它一般用来实现。A、译码电路，与非门B、编码电路，或非门C、溢出判断电路，异或门D、移位电路，与或非门9、算术逻辑运算单元74LS181可以完成D。
10A、16种算术运算B、四位乘法运算功能和除法运算功能
11C、16种逻辑运算功能D、16种算术运算和16种逻辑运算功能10、四片74LS181和一片74LS182器件配合，具有如下进位传递功能B。A、行波进位B、组内先行进位，组间先行进位C、组内先行进位，组间行波进位D、组内行波进位，组间先行进位11、在浮点数原码运算时，判断结果为规格化数的条件是D。A、阶码的符号与尾数的符号不同B、尾数的符号位与最高数值位相同C、尾数的符号位与最高数值位不同D、尾数的最高数值位为112、对于二进制码10000000,其值为0，则它是用D表示的，若其值为-128，则它是用C表示的，若其值为-127，则它是用B表示的。A、原码B、反码C、补码D、移码13、8位原码能表示的不同数据的个数是C。A、15B、16C、255D、25614、X,Y为定点二进制数，其格式1位符号位，n位数值位，若采用Booth补码一位乘实现乘法运算，则最多需要做加法运算的次数是C。A、n-1B、nC、n+1D、n+215、若98H表示移码，则对应得十进制数是A。A、24B、-24C、-101D、1011、已知X=0.1011,Y=-0.0101,求［0.5X］补,［0.25X］补，［-X］补,2［-X］补,［0.5丫］补,［0.25丫］补，［-Y］补,2［-Y］补。2、已知X=0.10110,Y=0.11111,用恢复余数和不恢复余数两种方法计算X十Y。3、已知X=-0.1101,Y=0.0110,用原码一位乘和补码一位乘计算X*Y的值。4、已知X=0.1001000X24,Y=-0.1110010X23,求X+Y。（尾数8位，阶码5位）1、已知X=0.1011,Y=-0.0101,求［0.5X］补,［0.25X］补，［-X］补,2［-X］补,［0.5丫］补,［0.25丫］补，［-Y］补,2［-Y］补［Y］补二L1011［0.5Y］补=1.1101［0.25Y］补=1.1110［-丫］补二01012［-丫］补二0.1010解：［x］补二aloii［0.5X］补=0.0101［0.25X］补二0.0010［-对补=1.01012［X］补F1010（溢出）
12矢M只占愿结■一计宣颗2.己知X=0.10110,Y=0.11111,用恢复余数和不恢复余数两种方法计算X*Y。[-Y]=10000100.101100.10110+n薪li.ooooi的商q=0.1011011.10111—11.01110+「刃补00.1111100.01101r0<0^±0,余数左移加y^00.11010丰Pin补1工ooooi11.1ir=0.10110X2t［Y］J壮畀loloil00.10101401.01010+［-Y］补11.0000100.01011—00.10110+『一丫~1补11.00001+『百补11.10111rl>0T商上1门左稼诚V边,<0,商上0余数左^加y7.r3>0f^±l,余数左務减yt4A0,商上1f余数多诚¥r5<0.商上0知识庶忌结…VT昇题3、已知X二CM101畀二0.0伯0,用原码一位乘和补码一位乘计算X"的值。部分和藏陷畑1说明000000+00.00000.01100¥nyn+i=oo加°00.0000右移Tioo.oooo卜［-X］补00110100.0110WD+1=10加卜X］补00.1101右移一600310+000000100.011加o00.0110右移一^00,031■+pqFitoon010001.-YDiD+i=01加凶补H-X］补11.0110右移二+00000000100.0啊刁二00加°monooiox*y=-0.01001110第3章重点复习2、性能指标存储容量：存储单元的个数
13存取时间TA:启动一次读操作，到完成该操作所需的时间，即发送读命令到数据出现在MDR上的时间间隔。存储周期TM:连续2次启动读操作所需的时间间隔，TM略大于TA(中间有时间延迟)。存储器带宽：单位时间内存取的信息量(1/TMC)XB§3」存储器概述…存储器编址00032丄0■23247654■tl-1nn-1n-3T)n-1n-3字编址字节编址例仁某机器字长32位，其存储容量为4MB,若按字编址，它的寻址范圉为0—FFFFFH；若按字节编址，它的寻址范围为0—3FFFFFH°■・3、DRAM的刷新(1)刷新周期：两次刷新的时间间隔(2ms,4ms,8ms)(2)刷新目的：维持mos动态记忆单元的存储信息，每隔一段时间必须对存储体中所有的记忆电容充电，以恢复原来的电荷。(3)刷新实现：读出有再生功能(选中字选线)，因此对存储器进行刷新时，只加行地址，不加列地址，定时按行进行，内部读，不输出信息，同一行的记忆单元同时被刷新。(4)刷新策略a：集中式刷新b:分散式刷新c：异步式刷新a：集中式刷新刷新时间=存储体矩阵的行数X刷新一行所需的时间优点：存取周期不受刷新工作的影响，系统的存储速度比较高。缺点：刷新时不能读写，这一段时间称为死区，而且存储容量越大，死区就越长b:分散式刷新一个存储系统的周期TC分成两部分TC=TM+TRTM:读写周期，TR:刷新周期优点：没有死区。缺点：加长了系统的存储周期，降低了整机的速度，刷新过于频繁，没有利用动态RAM所允许的最大刷新时间间隔C：异步式刷新把刷新平均分配到整个刷新时间间隔内。相邻两行的刷新间隔=最大刷新间隔/行数。
14若对128X128存储矩阵进行刷新，且读写周期为0.5（S,刷新周期为2ms,则总共有4000个周期集中式刷新从0—3871个周期内（共3782个周期）进行读写操作，后128个周期进行刷新。分散式刷新：前0.5宙进行读写，后0.5进行刷新，则128后所有刷新进行一遍，然后继续同样的操作。异步式刷新把2ms平均分成128份，每份15.5宙，15.5s曲勺前15阴进行读写，后0.5宙进行刷新。例题：1MX1位的DRAM，刷新周期为8ms,读写周期0.5（S1、若存储器芯片为512行X2048列矩阵集中刷新：8ms具有16000个周期，前15488个周期（7744励进行读写，后512个周期（256⑹进行刷新。分散刷新：每512^s刷新一次，8ms内重复刷新约15次。异步刷新：8ms-512=15.625,15阴刷新一行。2、若采用1KX1K的矩阵排列集中刷新：前14976个周期（7488阴）读写，后1024个周期（512宙）刷新。分散刷新：1024^s全部刷新一次，重复7.8次。异步刷新：8ms-1024=7.8fS,7q—行。
15计算机组成原理一-存储系统§那存储器组织，扩二、字扩16KX8—64KX8地丹线地址范围坤：0000H-—03FFH2#：4000H-—7FFFH3#：8000H——BFFFH4#：COOOH-_FFFFH§3.3存储器组织一字扩字扩4KX8-16KX8A1】译码莖/CS/cscsA/csA11A1IA11A114KXg4KX£Ag為D°”…DDq…dJDq.-.D{)Dn三、字位同扩例如：1KX4t4KX8例题1:写出下列容量的RAM芯片内地址线和数据线的条数
162KX8f—f2nX8AB^llDB^8512KX8AB=19DB=84KX8———212X8AB^12DB^864KX1f亠乂16xz1AB=16DB=1例题2:用下列芯片构成存储器系统，各需多少各RAM，需要多少位做片内译码，多少位做片外译码？芯片整片肉译典片外遅與512X4构成16KB的存储系统1024X1构成128KB的存储系统2KX4构成64KB的存储系统64KX1构成256KB的存储系统32X2AO—A8A9—A13128x8AO—A9A10—A1632X2AO—A10A11—A154X8AO—A15A16—A17四、存储器与CPU连接例题1：某计算机地址线16根(A0—A15)，数据线8根，/MREQ(允许访存，低电平有效)，(读/写)，现有芯片2114(1KX4)欲组成2KX8的存储器，其地址分配如下：2000H—27FFH,采用全译码方式，问：(1)画出CPU,存储器与3—8译码器的连接图。(2)指出/Y2,/Y3,/Y7的地址范围。解：(1)A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000100000000000002000H001001111111111127FFH例题2:条件同上，主存地址分配如下：6000H-67FFH为系统程序区，6800H—6BFFH为用户工作区，可选芯片R0M:2KB,RAM:1KX4,4KX8,选择适当芯片和门电路,画出其与3—8译码器及CPU的连接。解：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A001100000000000006000H011001111111111167FFH01101000000000006800H01101011111111116BFFH
17计算机组成原理-一存储系统
18料L7^1—Nu§3.3存储器组织一存储器与CP谯套例题4、带有CS的ROM(1KX8),RAMC2KX4)组成一个4KX8的存储器，且ROM和RA\1各占存储容量的一半，选择适当的门电路，画岀其连接，并写岀片选信号的逻辑表达式口解-nrr*AllA10A9A8A7A6A5A4A3A2A1A00000000000000011111111110100000000000]1111111111100000000000111111111111计算机组成原理一-存储系统§3.3存储器组织一存储器与CPU连接例题5：CPU与存储的连接如下，试写出每个芯片的地址范解:/YO:7000H-一7FFFH；/Y1:6800H一-6FFFH/Y2:5800H—5FFFH；/V3:3800H—-3FFFH由此可知:由线译码产生得到地址是不连续的，因此限定了它的使用，它通常将存储单元划分为若千个块。［例题］某机器字长64位,模块数m=4,分别用顺序方式和交叉方式进行组织,存储周期T=200ns,数据总线宽度为64位，总线传送周期为t=50ns,若连续读出4个字，则顺序存储器和交叉存储器的带宽各是多少？解:四个字的总信息量为q=64bitx4=256bit
19传输4个字所需要的时间：
20T顺序=mT=4X200ns=800ns=8X10-7sT交叉=T+(m—1)t=200ns+3X50ns=3.5X10-7s顺序存储器和交叉存储器的带宽分别为：W顺序=q/T顺序=256bit/8X10-7s=320Mb/sW交叉=q/T交叉=256bit/3.5X10-7s=730Mb/s3、cache的命中率设Nc为cache完成存储的次数，Nm为主存完成存取的次数，根据层次结构可知Nc>Nm，则命中率：h=曲m设tc为命中时cache的访问时间，tm为未命中时主存的访问时间，则cache庄存系统的平均访问时间ta=tch+tm(1—h)设e为访问效率1r+(1-r)/?h越接近1越好，r取10为宜。4、举例-1CPU执行一段程序时,cache完成存取的次数是佃00次，主存完成存取的次数为100次,已知cache存取周期为50ns,主存存取周期为250ns,求cache/主存系统的效率和平均访问时间。N.兀250ns_50nso19001900.100z==jb2%r+5+(l-5)x0.95'=加_+(1-方”科=0.95x50ns+0.05x250ns=60ns4、举例-2设有三个处理机，A,B,C,它们各有一个高速缓冲存储器CA,CB,CC,和主存MA,MB,MC假定三个处理机，指令系统相同，指令执行时间和存储器的平均存取时间成正比，如执行程序时，取指令和数据在缓存中的概率p=0.6,问：(1)三个处理机的速度由快到慢的顺序？(1)若p=0.75呢？若p=0.95呢？(2)p=?时，A和B的速度接近，p=?时，B和C的速度接近。CACBCcMAMBMC
21存储容量8KB8KB8KB存储周期60ns80ns100ns解：2MB2MB2MB0.9[iS0.8[is1、p=0.6时TA=0.6X60+0.4X1000=436nsTB=0.6X80+0.4X900=408nsTC=0.6X100+0.4X800=380ns2、p=0.75时TA=0.75X60+0.25X1000=295nsTA>TB>TC,所以速度为C>B>ATB=0.75X80+0.25X900=285nsTC=0.75X100+0.25X800=275nsTC=135ns，速度为A>B>C。TA>TB>TC,速度C>B>Ap=0.95时，TA=107ns,TB=121ns,3、PX60+(1-P)X1000=PX80+(1-P)X900P=100/120=83%PX80+(1-P)X900=PX100+(1-P)X800P=83%§3-5SCh巳存储器一地址映射直接映射以行为模进行映射，设cache分为8行，则mod=8cache主存Tag行号字内存地址：Tmg行号字L00.8J6,24,…,+,.(256-8)；共32块L11,9,17,25,…•…(256・7);共32块L77,15,23,31,...……(256-1);共32块tag：00000—11111；32块中的任一块行号：000—111；8行卡的任一行例：假设主存容量为512KX16位，cache容量为4096X16位，块长为4个16位的字，访存地址为字地址。(1)全相联映射方式下，设计主存的地址格式(2)直接映射方式下，设计主存的地址格式(3)两路组相联方式下，设计主存的地址格式
22解：全相联17位（A16—A2）直接相联组相联7位10位2位8位9位2位1计算机系统中的存贮器系统是指__D。A、RAM存贮器B、ROM存贮器C、主存贮器D、主存贮器和外存贮器2、存储单元是指__B。A、存放一个二进制信息位的存贮单元B、存放一个机器字的所有存贮单元的集合C、存放一个字节的所有存贮单元的集合D、存放两个字节的所有存贮单兀的集合；3、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组，若主存4096块，且字编址，那么主存地址和主存标记的位数分别为D。A、16,6B、17,6C、18,8D、19,84、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是—C—。A.0--4MBB.0--2MBC.0--2MD.0--1M5、主存贮器和CPU之间增加cache的目的是_A。A.解决CPU和主存之间的速度匹配问题B.扩大主存贮器容量C.扩大CPU中通用寄存器的数量D.既扩大主存贮器容量，又扩大CPU中通用寄存器的数量6、双端口存储器在__B情况下会发生读/写冲突。A.左端口与右端口的地址码不同B.左端口与右端口的地址码相同C.左端口与右端口的数据码不同D.左端口与右端口的数据码相同7、外存储器与内存储器相比，外存储器_B。A.速度快，容量大，成本高B.速度慢，容量大，成本低C.速度快，容量小，成本高D.速度慢，容量大，成本高8、一个256KB的存储器，其地址线和数据线总和为__CA.16B.18C.26D.209、某一SRAM芯片，其容量为512X8位，除电源端和接地端外该芯片引出线的最小数目应为_D—。
23A.23B.25C.50D.1910、采用虚拟存储器的主要目的是B。A.提高主存储器的存取速度B.扩大存储器空间，并能进行自动管理C.提高外存储器的存取速度D.扩大外存储器的存储空间11、在1KX8的存储器芯片中，采用双译码方式，译码器的输出信号线的条数是（BA、1024B、64）。C、32D、1012、RAM芯片字扩展时可以使（B）。A、存储器宽度增加B、存储器地址范围增加C、存储器速度增加D、降低存储器的平均价格13、地址总线A0（高位）--A15（低位），用4KX4的存储芯片构成16KB的存储器，则产生片选信号的译码器的输入地址线应该是（A）oA、A2A3B、A0A1C、A12A13D、A14A151、层次化存储体系涉及到主存，辅存，cache和寄存器，按存取时间由短至长的顺序是寄存器，cache,主存，辅存。2、Cache介于主存和CPU之间，其速度比主存快，容量比主存小得多。它的作用是弥补CPU与主存在速度上的差异。3、常用的地址映射方式全相联映射,直接相联映射、组相联映射。4、模4交叉存储器是一种高速存储器，它有4个存储模块，每个模块有它自己的地址寄存器和数据缓冲寄存器。5、存储器的性能指标存储容量存取时间存储周期存储器带。6、广泛使用的SRAM和DRAM都是半导体随机读写存储器。前者速度比后者快，集成度不如后者高，它们共同的特点是断电后不能保存信息。1、设主存容量16MB,cache容量8KB，每字块8个字，每字32位，按字节编址设计一个4路组相联映射的cache组织。（1）画出主存地址字段中各段的位数（2）设Cache初态为空，CPU依次从主存0,1,2…99号字单元取出100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？（3）若Cache的速度是主存的5倍，试问有cache和无cache相比,速度提高多少倍？（4）系统的效率是多少？解：（D组相联13位6位5位（2）从0号开始，第0号字未命中，但访问0号时将0号所在块的8个字同时调入主存，即1,2,3,4,5,6,7命中，同理，第8号字未命中，但9,10,11,12,13,14,15命中……所以100个字当中有13次未命中。
24100x10-13对此过程重复U)次的命中率知帀矿仙％皿7%(3)设主存存储周期为5t，cache的存储周期为没有CmIie时上述操作所需要的时间为5tX1000.Cache时上述操SrxlOOO作所需要时间为tX(1000-13)+5tX13则速度提高的倍数为：八]%375/(1000-13)-F5rxl3…(4)系统效率为：0.987x^(l-0,987)x5fX100e^95%2、设一个1MB容量的存储器，字长为32位，问(1)按字节编址，地址寄存器，数据寄存器各几位？编址范围多大？(2)按半字编址，地址寄存器，数据寄存器各几位？编址范围多大？(3)按字编址，地址寄存器，数据寄存器各几位？编址范围多大？3、一台8位微机的地址总线为16条，其中RAM容量为32KB，首地址为4000H，且地址是连续的，可用最高地址是多少？P102-6、用32KX8位的E2PROM芯片组成128KX16位的只读存储器，试问：(1)数据寄存器多少位？(2)地址寄存器多少位？(3)共需要多少个E2PROM芯片？(4)画出此存储器组成框图。W：128KX16=21?X16地址寄存器17位数据寄存器16位芯片个妇豁=4x2=8片A3A2A1A0解:A16A15A14A13A12A11A10A9A8A7A6A5A4
25解••A16A15Al4a13a12AjjAiqA9A8A7&A5A4AjA?A】Aq000010000100000000
