hdb3编解码器的设计

hdb3编解码器的设计

ID:795824

大小:312.53 KB

页数:16页

时间:2017-09-05

hdb3编解码器的设计_第1页
hdb3编解码器的设计_第2页
hdb3编解码器的设计_第3页
hdb3编解码器的设计_第4页
hdb3编解码器的设计_第5页
资源描述:

《hdb3编解码器的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、东北石油大学课程设计课程通信综合课程设计题目HDB3编码器设计院系电气信息工程学院专业班级通信07-1班学生姓名祁庆男学生学号070602140117指导教师毕洪波(讲师)王冬梅(讲师)2010年12月24日东北石油大学课程设计任务书课程通信综合课程设计题目HDB3编码器设计专业通信工程姓名祁庆男学号070602140117主要内容利用EDA实现HDB3编码器,通过QuartusⅡ软件模拟实现HDB3码的相应功能,系统应具有而且具有软件开发周期短,成本低,执行速度高,实时性强,升级方便等特点。基本要求实现HDB3编码器,消除NRZ码的直流成分,具有时钟恢

2、复和抗干扰性能,且适合于长距离信道传输。同时,本系统应具有一定的检错能力,当数据序列用HDB3码传输时,若传输过程中出现单个误码,其极性交替变化规律将受到破坏,因而在接收端根据HDB3码这一独特规律特性,可检出错误并纠正错误,同时HDB3码方便提取位定时信息。参考资料[1]樊昌信,曹丽娜.通信原理[M].北京:国防工业出版社,2006.[2]郑君里,应启珩,杨为理.信号与系统[M].北京:高等教育出版社,2001.完成期限2010、11、1—2010、12、24指导教师专业负责人2010年11月1日目录1.设计要求12.HDB3码编码工作原理12.1HD

3、B3码的编码规则12.2编码设计思想23.基于QuartusII软件的HDB3码编码器的设计23.1插“V”模块的实现33.2插“B”模块53.3单极性变双极性的实现74.QuartusⅡ软件介绍84.1QuartusⅡ软件的发展84.2QuartusⅡ的VHDL语言的软件操作流程94.3QuartusⅡ的VHDL语言的软件操作流程95.双极性变换的硬件电路106.总结10参考文献111.设计要求利用EDA实现HDB3编码器,通过QuartusⅡ软件模拟实现HDB3码的相应功能,系统应具有而且具有软件开发周期短,成本低,执行速度高,实时性强,升级方便等特

4、点。HDB3码是数字基带通信系统中重要组成部分之一,因其具有无直流成份,检错能力强,具有时钟恢复性能等优点,成为ITU推荐使用的基带传输码型之一。首先介绍HDB3编码的原理和方法,提出一种基于EDA技术实现的HDB3编码器的方法。HDB3码编译码器的实现有多种途径,常用的解决方案是应用专用的HDB3收发芯片,如选用专用E1收发芯片DS2153Q和单片机实现该码制的转换功能。本文提供一种利用现代EDA技术,以ACEX系列FPGA芯片EPlK10为硬件平台,以QuartusII为软件平台,以VHDL,为开发工具,适合于FPGA实现的HDB3编码器的设计方案。

5、2.HDB3码编码工作原理2.1HDB3码的编码规则要了解HDB3码的编码规则,首先要知道AMI码的构成规则,AMI码就是把单极性脉冲序列中相邻的“1”码(即正脉冲)变为极性交替的正、负脉冲。将“0”码保持不变,把“1”码变为+1、-1交替的脉冲。如:  NRZ码:1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1  AMI码:-1 00 0 0+1 0 0 0 0 -1+1 0 0 0 0 -1+1 HDB3码是AMI码的改进型,称为三阶高密度双极性码,它克服了AMI码的长连0串现象。HDB3码的编码规则为先检查消息代码(二进制)的

6、连0串,若没有4个或4个以上连0串,则按照AMI码的编码规则对消息代码进行编码;若出现4个或4个以上连0串,则将每4个连0小段的第4个0变换成与前一非0符号(+1或-1)同极性的V符号,同时保证相邻V符号的极性交替(即+1记为+V,-1记为-V);接着检查相邻V符号间非0符号的个数是否为偶数,若为偶,则将当前的V符号的前一非0符号后的第1个0变为+B或-B符号,且B的极性与前一非0符号的极性相反,并使后面的非0符号从V符号开始再交替变化。例:NRZ码:100001000011000011插V:1000V1000V11000v11插B:+1000+V-10

7、00–V+1-1+B00+V-1+12.2编码设计思想由于CPLD不能处理负电平,只能面向“1”、“0’’两种状态,所以要对它的输出进行编码。编码的实现是根据HDB3编码原理把二进制码编码成两路单极性的码字输出,之后经过单双变换模块形成HDB3码,设计中的大部分工作可采用VHDL语言描述实现,仅单双变换模块由于采用模拟器件CD4052实现,所以只能以外接电路实现。本文主要涉及用VHDL语言描述HDB3码编译码器的逻辑功能。在编码过程中,要经过连0检测、破坏节判断、破坏节间“1”的个数判断、调整“1”的符号输出等步骤。由HDB3编码规则,当NRZ码中出现4

8、连“0”串时,第4个“0”用破坏符号“V”来代替,并且连续两个“V”之间如果有偶

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。