eda设计--出租车自动计费系统毕业论文

《eda设计--出租车自动计费系统毕业论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、课程设计课程EDA技术课程设计题目出租车自动计费系统院系电子科学学院专业班级电子信息工程学生姓名学生学号指导教师一、总体设计思想1.基本原理根据设计要求，系统的输入信号有：系统时钟信号CLK，计价开始信号START，等待信号STOP，里程脉冲信号FIN。系统的输出信号有：总费用数CHA0-CHA3，行驶距离（数）KM0-KM1和等待时间MIN0-MIN1等。2.设计框图系统组成方框图如下所示，它由外部输入模块、控制模块和显示模块三部分组成。控制模块是整个系统的核心，它由分频模块、控制模块、计量模块和译

2、码显示模块构成。时钟信号等待信号公里脉冲计费

3、复位分频器控制器计费计时计程显示系统框图二、设计步骤和调试过程1、总体设计电路（1）分频模块分频模块是对系统时钟频率进行分频，分别得到16HZ，15HZ和1HZ三种频率。（2）控制模块计价器控制模块主要完成对计价器状态的控制。（3）计量模块计量模块完成计价、计时和计程功能。计价部分：行程在3KM内，起步费为3元；3KM外以每公里按1元计费，等待累计时间每10MIN按0.5元计费。计时部分：计算乘客的等待累计时间。计时器的量程为59MIN，满量程后自动归零。

4、计程部分：计算乘客所行驶的公里数。计程器的量程为99KM，满量程后自动归零。（4）译码显示模块译码显示模块完成计价、计时和计程数据显示。计费数据送入译码显示模块进行译码，最后送至以十元、元、角为单位对应的数码管上显示。计程数据送入译码显示模块进行译码，最后送至以KM为单位的数码管上显示。2、模块设计和相应模块程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.AL

5、L;ENTITYCHUZUCHEISPORT(CLK:INSTD_LOGIC;--系统时钟START:INSTD_LOGIC;--计费开始信号STOP:INSTD_LOGIC;--行驶中，中途等待停止信号FIN:INSTD_LOGIC;--1KM脉冲信号CHA3,CHA2,CHA1,CHA0:OUTSTD_LOGIC_VECTOR(3DOWNTO0);--计费输出信号KM1,KM0:OUTSTD_LOGIC_VECTOR(3DOWNTO0);--行驶公里数MIN1,MIN0:OUTSTD_LOGIC_

6、VECTOR(3DOWNTO0));--等待时间输出ENDENTITYCHUZUCHE;ARCHITECTUREBEHAVEOFCHUZUCHEISSIGNALQ_1:INTEGERRANGE0TO99;SIGNALW:INTEGERRANGE0TO59;SIGNALC3,C2,C1,C0:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALK1,K0:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALM1:STD_LOGIC_VECTOR(2DOWNTO0);SIGNA

7、LM0:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALTEMP0,TEMP1:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALF_1:STD_LOGIC;SIGNALEN0,EN1:STD_LOGIC;BEGINFEIPIN:PROCESS(CLK,START)BEGINIFCLK'EVENTANDCLK='1'THENIFSTART='0'THENF_1<='0';Q_1<=0;ELSEIFQ_1<=99THENQ_1<=0;F_1<='1';ELSEQ_1<=

8、Q_1+1;F_1<='0';ENDIF;ENDIF;ENDIF;ENDPROCESS;PROCESS(FIN)BEGINIFFIN'EVENTANDFIN='1'THENIFSTART='0'THENK1<="0000";K0<="0000";ELSIFSTOP='0'THENIFK0="1001"THENK0<="0000";IFK1="1001"THENK1<="0000";ELSEK1<=K1+1;ENDIF;ELSEK0<=K0+1;ENDIF;ENDIF;ENDIF;ENDPROCESS;

9、PROCESS(F_1)BEGINIFF_1'EVENTANDF_1='1'THENIFSTART='0'THENW<=0;M1<="000";M0<="0000";ELSIFSTOP='1'THENIFW=59THENW<=0;IFM0="1001"THENM0<="0000";IFM1="0101"THENM1<="0000";ELSEM1<=M1+1;ENDIF;ELSEM0<=M0+1;ENDIF;ELSEW<=W+1;ENDIF;ENDIF;E