数电六进制同步减法课程设计 2

《数电六进制同步减法课程设计 2》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、目录数字电子设计部分11课程设计的目的与作用12课程设计的任务13电路设计方案13.1五进制同步减法器设计电路的理论分析11.2串行序列发生电路设计51.3二十四进制计数器电路设计94设计总结和体会115参考文献1212数字电子设计部分1课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。2课程

2、设计的任务1、五进制同步减法计数器（无效态：010，011）2、串行序列检测器（检测序列：101110）3、二十四进制计数器3电路设计方案3.1五进制同步减法器设计电路的理论分析设计的总体框图cp五进制同步减法计数器图11.原始状态图的建立：所给无效状态为010,011，对其余有效状态进行逻辑抽象可以得到减法器设计电路的原始状态图如图2所示：12/1/0/0/0/0000111110101100001/0/Y排列：Q2nQ1nQ0n图2减法器的状态图2.时钟方程、输出方程和状态方程：由于JK触发器功能齐全、使用灵活，本设计选用3个CP下降沿触发的边沿ＪＫ触发器。采用同步方案，故取CP0=C

3、P1=CP2=CP(CP是整个设计的时序电路的输入时钟脉冲)。题中所给无效状态是010、011，其所对应的最小项和为约束项。由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y的卡诺图，如图3所示：Q1nQ0nQ2n0001111010××0×0001图3输出Y的卡诺图由以上卡诺图可得输出状态方程为：Y=。由图2可得到电路次态Q2n+1Q1n+1Q0n+1的卡诺图如图4所示。再分解开便可得到如图5所示各触发器的次态卡诺图。12Q1nQ0nQ2n00011110111000××××××00110011010101图4电路次态Q2n+1Q1n+1Q0n+1的卡诺图Q1nQ0

4、nQ2n0001111010××011101(a)Q2n+1的卡诺图Q1nQ0nQ2n0001111010××001001(b)Q1n+1的卡诺图12Q1nQ0nQ2n0001111010××100101(c)Q0n+1的卡诺图图5各触发器次态的卡诺图显然，由图5所示各卡诺图便可很容易地得到各状态方程为：Q2n+1=Q1n+1=Q0n+1=由ＪＫ触发器的特性方程：Qn+1＝Ｊ＋，变换状态方程，使之与特性方程的形式一致便可得Q2n+1=Q1n+1=Q0n+1=由以上各状态方程变换式比较触发器特性方程可得各个触发器的驱动方程为：J0=K0=1;,K1=;12K2=3.根据所选用的触发器和时钟方

5、程、驱动方程，便可以画出如图6所示的逻辑电路图。无效状态为010、011，带入驱动方程进行计算，结果如下：/0/0011010111（有效状态）所以设计电路能够跳出无效状态自行启动，符合设计要求。图6设计电路的逻辑电路图1.2串行序列发生电路设计设计的总体框图输入脉冲cp串行序列发生器串行序列输出图7121.进行逻辑抽象，建立原始状态图：检测电路的输入信号是串行数据，输出信号是检测结果，从起始状态出发，要记录连续输入序列101110的情况，假设去掉无效状态010、011，根据设计要求可以建立如图8所示的原始状态图：/0/1/0/1/1/1111110101100001000列：Q2nQ1n

6、Q0n图8原始状态卡诺图2.输出状态Y的卡诺图如图9所示：Q1nQ0nQ2n0001111001××111001图9输出状态Ｙ的卡诺图Q1nQ0nQ2n00011110111000××××××00110011010101图10电路次态Q2n+1Q1n+1Q0n+1的卡诺图12由以上卡诺图可知输出状态3.选择触发器，求时钟方程、输出方程和状态方程Q1nQ0nQ2n0001111010××011101(a)Q2n+1的卡诺图Q1nQ0nQ2n0001111010××001001(b)Q1n+1的卡诺图Q1nQ0nQ2n0001111010××10010112(c)Q0n+1的卡诺图图11各触发

7、器次态的卡诺图显然，由图11所示各卡诺图便可很容易地得到各状态方程为：Q2n+1=Q1n+1=Q0n+1=由ＪＫ触发器的特性方程：Qn+1＝Ｊ＋，变换状态方程，使之与特性方程的形式一致便可得Q2n+1=Q1n+1=Q0n+1=由以上各状态方程变换式比较触发器特性方程可得各个触发器的驱动方程为：J0=K0=1;,K1=;K2=4.设计电路本序列发生电路的设计选择三个JK触发器，采用同步时钟触发的发生方式，即：CP0=CP1