最新实验33 组合逻辑电路设计297007 (2)PPT课件

《最新实验33 组合逻辑电路设计297007 (2)PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验33组合逻辑电路设计297007(2)一、实验目的1.掌握使用中规模集成芯片译码器和数据选择器设计组合逻辑电路的方法。1.设计一个1位二进制全减器,要求:⑴用芯片74LS138译码器及74LS20“与非”门各一片实现。⑵用两片数据选择器74LS151芯片实现。二、实验任务2.用两片74LS138译码器实现一个4线-16线译码器。按左图接线,控制电平开关K1～K3来改变地址端A2A1A0从000～111变化，同时仅让对应的数据端接高电平，其它接低电平。则输出亮灯应与对应的数据端高、低电平相对应，表明芯片是好的。根据74LS151功能表判断芯片好坏：输出发光二极管

2、“0”+5V74LS151A2A1A00K2K4K5K6K7K8K9K10K11K3K1输入电平开关函数变量数=输入二进制代码位数据题目输入和输出要求及相互关系，进行逻辑抽象,即说明逻辑变量；写出输出为“1”最小项表达式，化简成给定的芯片逻辑表达式；用逻辑符号画出该逻辑表达式的逻辑电路图(注意输入高、低位不要弄错)。译码器的设计步骤：选择集成二进制译码器列出真值表；据题目输入和输出要求及相互关系，进行逻辑抽象,即说明逻辑变量；写出输出为“1”最小项表达式;用逻辑符号画出该逻辑表达式的逻辑电路图，最小项表达式中出现的将对应的Di接“1”，反之接“0”。(注意输入高、

3、低位不要弄错，中规模集成电路的芯片的输入端接“1”时决不允许按悬空处理)。数据选择器的设计步骤：列出真值表；若选择器的地址数＞输入变量数，将高位地址端和相应的数据输入端接地;若选择器的地址数＜输入变量数，用降维卡诺图；举例：设计三位二进制(A、B、C)中有奇数个“1”时，输出F就为“1”电路:⑴用74LS138译码器及74LS20“与非”门芯片实现。⑵用数据选择器74LS151芯片实现。列真值表00000010100111001011101111101001ABCF逻辑表达式化简过程：(用74LS138实现)F==74LS138&FABCE1E2A

4、E2B“1”“0”令A2=AA1=BA0=C高位74LS151FABC“0”“1”F==m1D1+m2D2+m4D2+m7D7令A2=AD1=D2=D4=D7=1A1=BD0=D3=D5=D6=0A0=C高位逻辑表达式(用74LS151实现)2.根据给定芯片的管脚图，电源均按+5V和地接入(注意不要接反)。按照设计好的逻辑电路图连接电路,输入接白色钮子开关，输出接发光二极管，控制输入开关，验证真值表，观察表示输出“1”的发光二极管的亮灯情况。1.用万用表挡、电阻2K挡或将导线连接+5V电源与输出发光二极管等方法检查导线导通情况，当万用表发出蜂鸣声、阻值示数约为0或

5、发光二极管亮时，均表示导线导通。3.在实验时，对于中规模集成电路的芯片的输入端接“1”时决不允许按悬空处理。步骤:4.用万用表20V挡测量任务一的输入、输出电