课程设计-数字秒表

课程设计-数字秒表

ID:6819078

大小:592.00 KB

页数:14页

时间:2018-01-27

课程设计-数字秒表_第1页
课程设计-数字秒表_第2页
课程设计-数字秒表_第3页
课程设计-数字秒表_第4页
课程设计-数字秒表_第5页
资源描述:

《课程设计-数字秒表》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、数字秒表课程设计指导教师:设计人员:学号:组员:班级:09电仪(二)班日期:2010年12月31日13目录1、内容摘要……………………………………………………………22、设计课题任务及指标…………………………………………………23、系统设计方案论证…………………………………………………24、统需要的元器件……………………………………………………35、单元电路设计…………………………………………………3Ⅰ.消抖电路………………………………………………………3Ⅱ.脉冲发生器………………………………………………………3Ⅲ.微

2、分电路:…………………………………………………………4Ⅳ.上电复位电路……………………………………………………4Ⅴ.二/五分频十进制计数器74LS90………………………………………5Ⅵ.数码管…………………………………………………………6Ⅶ.CD4511功能表………………………………………………66、电路图及电路的工作原理…………………………………………77、组装调试………………………………………………………98、设计成果的评价………………………………………………………109、课程设计的收获、体会……………………………

3、……………………1010、元器件清单…………………………………………………………1113数字秒表1、内容摘要:数字秒表是采用数字电路实现对分、秒,数字显示的计时装置,广泛用于体育竞赛中。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字秒表的精度,远远超过老式秒表,秒表的数字化给人们生产生活带来了极大的方便。本设计的数字秒表是一个将“秒”显示给我们的视觉器官的计时装置。它的计时周期为10秒,显示满刻度为9.9秒。一个基本的数字秒表电路主要由消抖开关、微分电路、整形电路、信号发生器、计数器、译码器及显示器组成。关

4、键词:脉冲发生器计数器译码显示2、设计课题任务及指标:(1)通过本课程的选题、方案论证、设计计算、安装调试、资料整理、撰写“设计报告”等环节,初步掌握电子工程设计方法和组织实施的基本技能,深化、扩展并综合运用课堂上所学的电子电路分析设计方法以及集成电路知识完成小系统的电路设计。(2)利用基本SR触发器、脉冲发生器及计数、译码、显示等单元电路设计数字秒表。(3)在实验装置上或者利用仿真软件完成数字秒表的线路连接和调试。功能要求:最终实现秒表的计时、停止、复位功能。3、系统设计方案论证所作为数字式秒表,所以必须有一个数字显

5、示。按设计要求,须用数码管来做显示器。题目要求最大记数值为9.9秒,那则需要两个个数码管。要求计数分辨率为0.1秒,那么我们需要相应频率的信号发生器。选择信号发生器时,有两种方案:一种是用晶体震荡器,另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。其核心部分使用三个74LS90计数器采用串联方式构成(其中一个起到对50Hz的分频作用),这种连接方式简单,使用元器件数量少。CP脉冲是由555定时器构成的多谐振荡器,产生50赫兹脉冲,如果精度要求高,也可采用石英振荡器。在选择译码器的时候,有多种选择,74

6、LS46,74LS47,74LS4813等4-7线译码器。当然,为了减小设计的误差,还需要设计在开关端设计消抖电路、微分电路、整形电路。为了满足上电复位,还应该设计上点复位电路。系统框图如下:4、单元电路设计(绘制时序图)、参数计算和元器件选择说明(接口要求):Ⅰ.消抖电路:两个电阻R=3K。消抖原理:具有锁存功能所致。Ⅱ.脉冲发生器(由555构成的多些振荡器):13管脚图→脉冲波形图如下:由于频率f=1.43/(R1+2R2)C=1Hz , 产生10Hz频率,所以,电容C=2.2u,定值电阻R=47K,可变电阻R=1

7、00K。端口3为脉冲发生器的输出端口。Ⅴ.二/五分频十进制计数器74LS90:引脚图和功能表:1374LS90功能:通过不同的连接方式,74LS90可以实现四种不同的逻辑功能;而且还可借助R0(1)(2管脚)、R0(2)(6管脚)对计数器清零,借助S9(1)(6管脚)、S9(2)(7管脚)将计数器置9。其具体功详述如下:(1)计数脉冲从CP1输入,QA作为输出端,为二进制计数器。13(2)计数脉冲从CP2输入,QD、QC、QA作为输出端,为异步五进制加法计数器。(3)若将CP2和QA相连,计数脉冲由CP1输入,QD、Q

8、C、QB、QA作为输出端,则构成异步8421码十进制加法计数器。(4)若将CP1与QD相连,计数脉冲由CP2输入,QA、QD、QC、QB作为输出端,则构成异步5421码十进制加法计数器。(5)清零、置9功能。a)异步清零当R0(1)、R0(2)均为“1”;S9(1)、S9(2)中有“0”时,实现异步清零功能,即QDQCQBQA=0

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。