智力竞赛抢答器电路课程设计说明书

智力竞赛抢答器电路课程设计说明书

ID:6810946

大小:316.50 KB

页数:9页

时间:2018-01-26

智力竞赛抢答器电路课程设计说明书_第1页
智力竞赛抢答器电路课程设计说明书_第2页
智力竞赛抢答器电路课程设计说明书_第3页
智力竞赛抢答器电路课程设计说明书_第4页
智力竞赛抢答器电路课程设计说明书_第5页
资源描述:

《智力竞赛抢答器电路课程设计说明书》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、武汉理工大学《专业课程设计(一)》课程设计说明书智力竞赛抢答器电路设计1技术指标设计一个四组抢答器,有人抢答时,蜂鸣器发声,同时优先抢答者对应的指示灯亮,而后抢答者对应的指示灯不亮。主持人具有将抢答器复原的功能。2设计方案及其比较2.1方案一采用74LS175为主芯片的设计方案图1为74LSl75管脚图。其中,CLR是异步清零控制端(低电平有效)。D1~D4是并行数据输入端,CLK为时钟脉冲端,Q1~Q4是并行数据输出端,/Q1~/Q4是Q1~Q4的反码数据输出端。(注:/Q1代表Q1的非,下同)图174LS175管

2、脚图表19武汉理工大学《专业课程设计(一)》课程设计说明书为74LS175的功能表。当CLK引脚输入上升沿时,D1~D4被锁存到输出端(Q1~Q4)。在CLK其他状态时,输出与输入无关。其异步复位端为低电平时,Q1~Q4输出为低,/Q1~/Q4输出为高。表174LS175的功能表清零时钟输  入输  出工作模式CLK1D2D3D4D1Q2Q3Q4Q0×××××0000异步清零1↑1D2D3D4D1D2D3D4D数码寄存11××××保   持数据保持10××××保   持数据保持抢答器的电路设计图使用Protel绘制,

3、结果如图2所示。图2抢答器电路设计图方案一其工作原理为:电路上电后,按下复位按键S0(裁判)实现清零功能,/Q1~/Q4输出高电平,与之相连接的指示用的四个LED全熄灭。同时以Q1~Q4作为输入的或非门输出为高电平,经非门输出低电平,蜂鸣器不响;经与门使脉冲正常输入。松开复位键,电路进入准备状态。假设有按键S3(3号选手)被按下,Q3输出变为高电平,/Q3变为低电平。从而导致9武汉理工大学《专业课程设计(一)》课程设计说明书对应得LED被点亮,或非门的输出将由高变成低电平,经非门变为高电平使蜂鸣器鸣叫。同时或非门的低

4、输出经过与门使得脉冲信号无法进入CLK端,即芯片的CLK保持低电平,此时芯片处于数据保持状态,按下除复位之外的任何的按键都将不会发生电路状态的变化,即输入被锁定,达到阻止其他选手抢答的目标。而后,裁判按下复位,准备进入下一轮抢答。2.2方案二采用74LS192为主芯片的设计方案74LS192是同步可逆双时钟计数器,具有“异步清零”和“异步置数”功能,它们的外引线管脚排列见图3,功能表如表2所示。R为清零端,/LD为置数端,CP+为加计数端,CP-为减计数端,/CO为非同步进位输出端,/BO为非同步借位输出端,D0~D

5、3为数据输入端,Q0~Q3为数据输出端。本次设计只采用置数,清零,保持三项功能,不需要计数功能。图374LS192管脚图表274LS192/193的功能表输入输出RCP+CP-D0D1D2D3Q0Q1Q2Q31XXXXXXX00XXI0I1I2I301↑1XXXX011↑XXXX0111XXXX0000I0I1I2I3加计数减计数保持抢答器的电路设计图使用Protel绘制,结果如图4所示。其工作原理为:电路上电后,将CP+(即UP)始终置于高电平,按下清零按键S0(裁判),Q0~Q3(即QA~QD)输出低电平,与之相

6、连接的指示用的四个LED全熄灭。同时以Q0~Q3作为输入的或门输出为低电平,蜂鸣器不响,CP-(即DWN)和/LD均为低电平。松开清零按键,电路进入准备状态(送数状态)。这时,假设有按键S29武汉理工大学《专业课程设计(一)》课程设计说明书(2号选手)被按下,Q2被送入高电平,对应的LED被点亮,或门的输出将由低变成高电平,蜂鸣器鸣叫。同时CP-和/LD均为高电平,此时芯片处于数据保持状态,按下除复位之外的任何的按键都将不会发生电路状态的变化,即输入被锁定,达到阻止其他选手抢答的目标。而后,裁判按下清零,准备进入下一

7、轮抢答。图4抢答器电路设计图方案二2.3方案比较方案一与方案二整个设计思路是一样的,主要区别就在于根据不同的主芯片稍加改造电路布局。可以发现,方案二设计较简便,只使用了2个芯片,而且不需要外加时钟脉冲,在条件相对简陋的情况下具有优势。3实现方案以CC4042锁存器为主芯片设计方案图5为4D锁存器CC4042的外引线排列图,表3为其功能表。其中,D1~D4是数据输入端,CP为时钟输入端,M为时钟方式控制端,Q1~Q4是并行数据输出端,/Q19武汉理工大学《专业课程设计(一)》课程设计说明书~/Q4是Q1~Q4的反码数据

8、输出端。图5 CC4042是四D锁存器外引线排列图表3 CC4042功能表CPMDQLLDD↑L×锁  存HHDD↓H×锁  存本次设计采用低电平控制,即置M(POL)为低电平,电路设计如图6所示。图6抢答器电路实现方案9武汉理工大学《专业课程设计(一)》课程设计说明书工作原理为:电路上电后,复位按键S0(裁判)打向低电平,经过与门作用使CP处

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。