毕业设计（论文）-数字电路式四路抢答器的设计

《毕业设计（论文）-数字电路式四路抢答器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、毕业设计（论文）设计（论文）题目数字电路式四路抢答器的设计与制作学院：电子与信息工程学院学生姓名：XXX专业班级：XXXXXXX学号：XXXXXXXXX指导教师：XXXXXXX年XX月XX日毕业设计（论文）目录第一章引言1第二章总体设计思路22.1设计思路与步骤22.2设计原理与参考电路框图32.2.1总体框图32.2.2工作原理3第三章硬件电路具体设计43.1抢答电路43.1.1抢答部分电路43.2倒计时电路53.2.1计数器74LS19253.2.2倒计时电路63.3报警电路63.3.1NE55563.3.2报警电路73.4脉冲信号8第四章完整的电路9第

2、五章作品的PROTUES仿真分析与制作105.1PROTUES仿真分析105.2制作过程11结论12致谢13参考文献14附录1元器件清单15毕业设计（论文）第一章引言抢答器是一种电子产品，早已广泛应用于智力和知识竞赛等各种场合中。但目前使用的抢答器存在分立元件较多，造成每路的成本较高，而现代电子技术的发展要求电子电路朝数字化、集成化方向发展，因此设计出数字化集成化全集成电路的多路抢答器是现代电子技术发展的要求。本设计按照这一要求，并根据74LS1148四路锁存器的功能特点，用74LS148和其他几块常用的74LS系列数字集成电路设计出了四路抢答器电器。本文介

3、绍的四路抢答器与普通的抢答器相比，具有以下几方面优势：（1）具有清零装置和抢答控制，可避免有参赛者在比赛正式开始前抢答违反规则。（2）具有定时功能，在规定的时间内无人抢答表示所有参赛选手或参赛队对本体弃权。（3）到了规定的时间时仍无人抢答其报警电路工作，表示时间耗尽并禁止抢答。15毕业设计（论文）第二章总体设计思路2.1设计思路与步骤本抢答器的设计步骤如下：（1）抢答器同时可供4名选手参赛，编号为1—4号，各队分别用一个按钮（分别为S0—S3）控制，并设置一个系统清零和抢答控制开关S，该开关由主持人控制。（2）抢答器具有数据锁存功能。即选手按动按钮，锁存相应

4、的编号，并将锁存数据用LED数码管显示出来，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清零为此。（3）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定。当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续时间为0.5秒左右。（4）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号，并保持到主持人奖系统清零为止。（5）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示上显示FF。15毕业设计（论文）2.2设计原理与参考电路框图2.2.

5、1总体框图优先编码器锁存器译码器主持人控制开关控制电路倒计时电路报警电路数码显示1号抢答2号抢答3号抢答4号抢答图2-1总体原理框图2.2.2工作原理分析电路工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编码锁存、编码显示、扬声器提示。第一轮抢答之后，定时器停止、禁止二次抢答、显示器上显示选手的编号。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。15毕业

6、设计（论文）第三章硬件电路具体设计3.1抢答电路抢答部分主要是由七段共阴LED、74LS48、74LS273、74LS148、74LS74和74LS11芯片组成。其中：（1）74LS48是输出高电平有效的译码器,它除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，还能引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。（2）七段共阴LED数码管的笔划由七个发光二极管组成8字形构成的，加上小数点就是八个，故其特性与发光二极管相同，它适用于各种电子装置作数字显示。

7、（3）74LS273是8位数据/地址锁存器，是一种带清除功能的8D触发器，1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作数据锁存器,地址锁存器。（4）74LS148优先编码器为16脚的集成芯片。在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74LS148是一个八线-三线优先级编码器。(5)74LS74内含两个独立的D上升沿双d触发器，每个触发器有数据输入（D）、置

8、位输入（）复位输入（）、时钟输入（CP）和数据输出（