数字电子技术课程设计-射击自动报靶器

数字电子技术课程设计-射击自动报靶器

ID:6789300

大小:131.00 KB

页数:9页

时间:2018-01-25

数字电子技术课程设计-射击自动报靶器_第1页
数字电子技术课程设计-射击自动报靶器_第2页
数字电子技术课程设计-射击自动报靶器_第3页
数字电子技术课程设计-射击自动报靶器_第4页
数字电子技术课程设计-射击自动报靶器_第5页
资源描述:

《数字电子技术课程设计-射击自动报靶器》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、课程设计说明书(小初号字距4磅黑体加黑居中)课程名称:数字电子技术课程设计题目:射击自动报靶器学生姓名:专业:班级:学号:指导教师:日期:年月日射击自动报靶器一、设计任务与要求1、用11个开关信号模拟环数取样信号,分别表示(0、1、2、3、4、5、6、7、8、9、10)环,其中0表示没射中,每次射击完毕后立刻显示环数2、每个人可以射击5次,5次后射击次数自动清零,表示此人不能再射击3、自动统计累计环数并显示4、自动统计中靶次数并显示。二、方案设计与论证从任务与要求可以看出是要实现自动累加和自动显示出成

2、绩,同时还要有达到5次后自动清零的功能,同时还要模拟出0-10这11个信号的显示功能。所以该实验总共需要有优先编码器(防止一次性多次中靶),加法器,计数器,寄存器,译码器,以及若干门电路。设计方案电路原理框图开关信号模拟环数取样信号寄存器,对寄存加法器的结果编码器,实现单次射击靶数加法器,对每次射靶数进行相加二进制—8421BCD码转换组合逻辑电路脉冲信号脉冲信号计数器,对射中次数进行计数8位BCD码计数器,对射击次数进行计数七段显示译码器9设计思路1开关信号模拟环数取样信号选用十一个开关,分别代表打

3、靶成绩:1、2、3、4、5、6、7、8、9、10环,其中10环用A显示(因为只用一个译码器来显示数字),每次只有一个开关从高电平变到低电平(用到的芯片都是低电平输入有效)。2编码电路选用74LS148优先编码器,将两个编码器、非门和与非门连接成16—4线优先编码器,第一个编码器接8-10三个信号,并接入低电平,使其进入工作状态。3复位清零电路通过一个接电源的开关连接在对中靶次数进行计数的74LS160的CLR'端和两个寄存器74LS175的CLR'端,对中靶次数和总次数进行手动复位清零。4计数器电路计

4、数器电路分为射击次数计数和中靶次数计数两部分。两部分都选用74LS160计数器,射击次数部分用反馈置零法接成5进制计数器,并用十一个开关模拟信号用组合逻辑电路连接成CP脉冲,当第五次射击完成立即清零。中靶次数部分则以优先编码器的四个输出通过组合逻辑电路连接成CP脉冲。5加法电路用6个74LS183全加器连接成6位串行进位加法器电路(因为5位最大表示的数字是31)。实现对五射击靶数的累加。6寄存电路用两片74LS175四位寄存器,对加法电路的每次输出结果进行寄存。76位二进制—8421BCD码转换电路列

5、出64行的真值表,然后画出8*8卡诺图并化简,写出Y1~Y8逻辑表达式,再化成与非—与非形式,最后连接成组合逻辑电路。8显示电路选用七段显示译码器对单次靶数、射击次数、中靶次数、中靶总次数进行显示。三、单元电路设计与参数计算1、开关模拟环数取样信号电路单元设计9分析:该部分利用开关来模拟数字电路中的高电平与低电平表示。因此用十一个开关来摸拟高低电平,从而达到了模拟打靶环数的目的。2、优先编码器单电路设计分析:该单元电路用到两片74LS148优先编码器,将第1片的EO'接第2片的EI'端,则只有当第1片

6、没有编码输入信号时,第2片才能工作,这样就把两片74LS148进行了优先权排队,第1片的优先权高于第2片。由于每片74LS148本身已经对它的8个输入端按优先权高、低进行了排队,所以就形成了16—4优先编码器。输出最高位则由第1片的GS'产生。并送入芯片74LS184优先编码器进行编码,并通过译码器来显示打中靶数的数字。3、计数器和CP脉冲单元电路设计9分析:射击次数计数部分的CP脉冲是由十一个开关模拟信号通过组合逻辑电路连接而成的,这个CP脉冲同时也是两个74LS175寄存器的CP脉冲。将计数器用反

7、馈置零法接成5进制计数器,其它没有引脚接相应的高低电平。这样射击次数的功能就实现了。4、加法和寄存单元电路设计分析:加法器电路是由六个74LS183全加器组成的一个四位串行进位加法器电路,其输入为编码器输出的四位二进制数和由寄存器寄存的上一次的射击环数,没用到的引脚则接相应的高低电平。这样就实现了对射击环数的累加。寄存器部分则用两个74LS175对加法器的每次结果进行寄存,在CP脉冲的每个上升沿寄存器的内容更新一次。5、6位二进制数—8421BCD码转换组合逻辑电路9分析:此组合逻辑电路是为了实现6位

8、二进制数到八位8421BCD码的转换,从而显示数字而设计的。比如:6位二制数经过这个电路就会转换成01001001,从而可以实现用两个七段显示译码器来显示总成绩。设计过程:列出64行的真值表,然后画出8*8卡诺图并化简,写出Y1~Y8逻辑表达式,再化成与非—与非形式,(该过程比较复杂,同时也很让人头痛)最后连接成组合逻辑电路。6、复位清零电路通过一个接电源的开关连接在对中靶次数进行计数的74LS160的CLR'端和两个寄存器74LS175的CLR'端,对

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。