数字式相位差测量仪

《数字式相位差测量仪》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、班级：电子106班姓名：顾春辉学号：课题：数字式相位差测量仪一、设计目的与任务《电子信息工程专业方向》课程设计是一项重要的实践性教育环节，是学生在完成本专业所有课程学习后必须接受的一项结合本专业方向的、系统的、综合的工程训练。在教师指导下，运用工程的方法，通过一个较复杂课题的设计练习，可使学生通过综合的系统设计，熟悉设计过程、设计要求、完成的工作内容和具体的设计方法，掌握必须提交的各项工程文件。其基本目的是：培养理论联系实际的设计思想，训练综合运用电路设计和有关先修课程的理论，结合生产实际分析和解决工程实际问题的能力，巩固，加深和扩展有关电子类方面的知识。通过课程设

2、计，应能加强学生如下能力的培养：1、独立工作能力和创造力；2、综合运用专业及基础知识，解决实际工程技术问题的能力；3、查阅图书资料、产品手册和各种工具书的能力；4、工程绘图的能力；5、编写技术报告和编制技术资料的能力二、设计要求1、被测信号为正弦波(或者是方波)，频率为40~60Hz，幅度大于等于0.5V；相位测量精度为1度；用数码管显示测量结果。2、主要单元电路和元器件参数计算、选择；3、画出总体电路图；4、提交格式上符合要求、内容完整的设计报告三、工作原理12班级：电子106班姓名：顾春辉学号：课题：数字式相位差测量仪相位差测量仪的原理框图，分辨率为1度。基准信

3、号（相位基准）f经放大整形后加到锁相环的输入端，在锁相环的反馈环路中设置一个N=360的分频器，使锁相环的输出信号频率为360f，但相位与f相同，这个输出信号被用作计数器的计数时钟。被测信号fs经放大整形再2分屏后得到fs/2与f/2送入由异或门组成的相位比较电路，其输出脉冲A的脉宽tp反映了两列信号的相位差；利用这个信号作为计数器的闸门控制信号，使计数器仅在f与fs的相位差tp内计数，这样计数器记得的数即为f与fs之间的相位差。由于计数时钟频率为360f，因此，一个计数脉冲对应1度。计数的值经锁存译码后通过LED数码管显示。D触发器用于判断f与fs的相位关系，当Q

4、为1时，f超前于fs，相位取正值，符号位数码管显示全黑；当Q为0时，f滞后于fs，相位取负值。四、电路框图12班级：电子106班姓名：顾春辉学号：课题：数字式相位差测量仪五，电路原理图12班级：电子106班姓名：顾春辉学号：课题：数字式相位差测量仪六，各部分原理组件（1）放大电路本实验采用了LM324器件，如图:下图是我们常用LM324来做函数发生器的几本电路，从中我们可以获得我们所需要的波形方波。12班级：电子106班姓名：顾春辉学号：课题：数字式相位差测量仪（2）锁相倍频电路锁相电路如下图：锁相环CD4046为数字锁相环(PLL)芯片，内有两个PD、VCO、缓冲

5、放大器、输入信号放大与整形电路、内部稳压器等。它具有电源电压范围宽、功耗低、输入阻抗高等优点 12班级：电子106班姓名：顾春辉学号：课题：数字式相位差测量仪 CD4046内部结构图，其工作频率达1MHz，内部VCO产生50%占空比的方波，输出电平可与TTL电平或CMOS电平兼容。同时，它还具有相位锁定状态指示功能。信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。12班级：电子106班姓名：顾春辉学号：课题：数字式相位差测量仪PDI由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其

6、输出电压为VDD/2，用以确定VCO的自由振荡频率PDI由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率。通常输入信噪比以及固有频差较小时采用PDI，输入信噪比较高或固有频差较大时，采用PDⅡ。R1、R2、C确定VCO频率范围。R1控制最高频率，R2控制最低频率。R2=∞时，最低频率为零。无输入信号时，PDⅡ将VCO调整到最低频率。  锁相环CD4046的一个重要功能是：内部压迫、控振荡器的输出信号从第4脚输出后引至第3脚输入，与从第14脚输入的外部基准频率信号和相位的比

7、较。当两者频率相同时同，压控振荡器的频率能自动调整，直到与基准频率相同。CD4046引脚功能描述: 符号引脚号名 称 功 能PH1114相位比较器输入端（基准信号输入），相位比较器输入信号，输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。12班级：电子106班姓名：顾春辉学号：课题：数字式相位差测量仪PH123相位比较器输入端（比较信号输入）通常PD来自VCO的参考信号。PH012PDⅠ输出端相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性为。PH0213PDⅡ输出端相位比较器Ⅱ的输出端，它采用，上升沿控制逻辑。