16位定点数原码一位乘法器的设计与实现

《16位定点数原码一位乘法器的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、计算机科学与工程学院课程设计报告题目全称：16位定点数原码一位乘法器的设计与实现课程名称：计算机组成原理指导老师：谭浩职称：序号学生姓名学号班号成绩1刘晓窗062李育桥253郭建准4李浩5李志飞678910（注：学生姓名填写按学生对该课程设计的贡献及工作量由高到底排列，分数按排名依次递减。序号排位为“1”的学生成绩最高，排位为“10”的学生成绩最低。）指导老师评语：签字：摘要摘要VerilogHDL语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形

2、产生机制。本实验用VerilogHDL语言设计了全加器实现的组合乘法器,通过功能仿真,验证了结果。关键词：乘法器，Verilog，组合逻辑，全加器-III-AbstractABSTRACTText….Keywords:-III-目录目录（自动插入目录）第一章绪论11.1选题背景及意义11.2国内外研究现状11.3主要内容与章节安排11.4本章小结1第二章课程设计的需求分析32.1环境需求32.2功能需求32.3性能需求32.3本章小结3第三章****的设计53.1总体设计53.2功能模块设计53.3本章小结5

3、第四章****的实现74.1开发环境介绍74.2主要功能模块的实现74.3本章小结7第五章测试及成果展示95.1测试环境95.2测试用例和结果95.3成果展示95.4本章小结9第六章总结与展望11参考文献12-III-第一章绪论第一章绪论1.1选题背景及意义随着计算机科学技术的发展，人们获得信息的途径更加多样，获取信息的速度更加快捷。硬件的发展允许程序员编出很多精彩的使用软件，也使得计算机更加普及。中央处理器CPU的好坏是影响和制约计算机速度和性能的关键因素。而加法器是组成CPU的的重要部件，一般运算速度的快

4、慢就取决与每秒执行加法的次数，加法器是算术逻辑单元中的基本逻辑器件。例如：为了节省资源，减法器和硬件乘法器都可由加法器来构成。1.2国内外研究现状1.3主要内容与章节安排1.4本章小结-23-第一章绪论-23-第二章课程设计的需求分析第二章课程设计的需求分析2.1环境需求PC、win7、ise7.1、xc3s100e-4vq100芯片、2.2功能需求x、y为两个16位定点数，z为32位数，作为输出。实现16位定点数乘法。2.3性能需求2.3本章小结-23-第二章课程设计的需求分析-23-第二章课程设计的需求分

5、析-23-第三章***的设计第三章16位乘法器的设计3.1总体设计3.2功能模块设计3.3本章小结-23-第三章***的设计-23-第四章***的实现第四章****的实现4.1开发环境介绍4.2主要功能模块的实现modulemulti16(x,y,clock,z);input[15:0]x,y;//定义乘数inputclock;//定义时钟clockoutput[31:0]z;//定义和的输出zreg[15:0]reg_x;//定义寄存器xreg[15:0]reg_y;//定义寄存器yreg[31:0]reg

6、_z;//定义寄存器zwire[16:0]p0,p1,p2,p3,p4,p5,p6,p7,p8,p9,p10,p11,p12,p13,p14,p15;//定义分别用来存储a十六位与b的每一位相与的结果wire[75:0]j1,k1;wire[50:0]j2,k2;wire[32:0]j3,k3;wire[22:0]j4,k4;wire[15:0]j5,k5;wire[6:0]j6,k6;wire[2:0]j7,k7;wire[8:0]j8,k8;wire[21:0]j9,k9;assignz=reg_z;//

7、将寄存器z的内容赋给输出和zalways@(posedgeclock)//时序逻辑语句块beginreg_x<=x;//将加数x的值存到寄存器reg_x中reg_y<=y;//将被加数y的值存到寄存器reg_y中reg_z<={j9[21],k9[21],k9[20],k9[19],k9[18],k9[17],k9[16],k9[15],k9[14],k9[13],k9[12],k9[11],k9[10],k9[9],k9[8],k9[7],k9[6],k9[5],k9[4],k9[3],k9[2],k9[1

8、],k9[0],k8[0],k7[0],k6[0],k5[0],k4[0],k3[0],k2[0],k1[0],p0[0]};//分别求得的和的每一位赋给reg_zend//对a的16位与b的每一位相与pppp0(reg_x,reg_y[0],p0);pppp1(reg_x,reg_y[1],p1);pppp2(reg_x,reg_y[2],p2);-23-第四章***的实现pppp3(reg_x,