vhdl汽车尾灯设计

vhdl汽车尾灯设计

ID:6665438

大小:220.50 KB

页数:6页

时间:2018-01-21

vhdl汽车尾灯设计_第1页
vhdl汽车尾灯设计_第2页
vhdl汽车尾灯设计_第3页
vhdl汽车尾灯设计_第4页
vhdl汽车尾灯设计_第5页
资源描述:

《vhdl汽车尾灯设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、一、实验目的掌握VHDL程序设计方法二、实验内容和要求共6个尾灯,汽车正常行驶时,6个灯全灭;左转时,左边3个灯从右到左依次亮灭;右转时,右边3上灯从左到右依次亮灭;刹车时,车灯全亮;故障时,全部闪烁。在软件工具平台上,进行VHDL语言的各个模块编程输入、编译实现和仿真验证。三、实验仪器计算机四、实验方法、步骤及结构测试1.系统设计与方案:   根据系统设计要求,采用自顶向下设计方法,顶层设计采用原理图设计,它由主控模块、左边灯控制模块和右边灯控制模块三部分组成。2.系统功能:  用6个发光管模拟6个汽车尾灯(左右各3个),用4个开关作为汽车控制信号,分别为:左拐、

2、右拐、故障和刹车。4个输入信号为:3.参考VHDL源程序(1)主控制模块      说明:此程序为系统主控制模块。当左转时,lft信号有效;右转时,rit信号有效;当左右信号都有效的时,lr有效。library ieee; rit<='0';use ieee.std_logic_1164.all;entity kz is   port(left,right:in std_logic;        lft,rit,lr:out std_logic);end kz;architecture kz_arc of kz isbegin   process(left,rig

3、ht)   variable a:std_logic_vector(1 downto 0);   begin     a:=left&right;     case a is         when"00"=>lft<='0';----------正常                  rit<='0';                  lr<='0';        when"10"=>lft<='1';----------左转                                   lr<='0';        when"01"=>rit<='

4、1';-----------右转                  lft<='0';                  lr<='0';        when others=>rit<='1';---------STOP                     lft<='1';                     lr<='1';     end case;   end process;end kz_arc;        当左右信号都有效时,输出为全“1”(2)左边灯控制模块说明:此模块的功能是当左转时控制左边的3个灯,libraryieee;useie

5、ee.std_logic_1164.all;entitylftaisport(en,clk,left:instd_logic;l_out:outstd_logic_vector(2downto0));endlfta;architecturelft_arcoflftaisbeginprocess(clk,en,left)variabletmp:std_logic_vector(2downto0);beginifclk'eventandclk='1'thenifen='1'then------------------故障使能端,高电平有效iftmp="000"thent

6、mp:="111";elsetmp:="000";endif;-------------------------en=’1’,故障,左边三个灯一起闪烁elsifleft='0'thentmp:="000";--------------------当left=’0’,左边三个灯全灭elseiftmp="000"thentmp:="001";elsetmp:=tmp(1downto0)&'0';------当left有效时,左边三个灯依次闪烁endif;endif;endif;l_out<=tmp;endprocess;endlft_arc;仿真图当en为“1”即

7、故障时,三个灯同时闪烁.且优先级最高;当left,en无效时输出为“0”即三个灯全灭。当en无效left有效时,三个灯依次闪烁。(2)右边灯控制模块说明:此模块的功能是控制右边的3个灯,与上面模块相似。libraryieee;useieee.std_logic_1164.all;entityritaisport(en,clk,right:instd_logic;r_out:outstd_logic_vector(2downto0));endrita;architecturerit_arcofritaisbeginprocess(clk,en,right)vari

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。