数字式电子锁地设计与制作

数字式电子锁地设计与制作

ID:66604102

大小:1.06 MB

页数:24页

时间:2021-12-31

数字式电子锁地设计与制作_第1页
数字式电子锁地设计与制作_第2页
数字式电子锁地设计与制作_第3页
数字式电子锁地设计与制作_第4页
数字式电子锁地设计与制作_第5页
数字式电子锁地设计与制作_第6页
数字式电子锁地设计与制作_第7页
数字式电子锁地设计与制作_第8页
数字式电子锁地设计与制作_第9页
数字式电子锁地设计与制作_第10页
资源描述:

《数字式电子锁地设计与制作》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实用标准《数字电子技术基础》课程设计任务书学生姓名:专业班级:指导教师:工作单位:题目:数字式电子锁的设计与实现初始条件:本设计既可以使用集成电路和必要的元器件等,也可以使用单片机系统构建数字密码电子锁。自行设计所需工作电源。电路组成原理框图如图1,数字密码锁的实际锁体一般由电磁线圈、锁栓、弹簧和锁柜构成。当线圈有电流时,产生磁力,吸动锁栓,即可开锁。反之则不开锁。图1数字式电子锁原理框图要求完成的主要任务:(包括课程设计工作量及技术要求,以及说明书撰写等具体要求)1、课程设计工作量:1周。2、技术要求:1)课程设计中,锁体

2、用LED代替(如“绿灯亮”表示开锁,“红灯亮”表示闭锁)。2)其密码为4位二进制代码,密码可以通过密码设定电路自行设定。3)开锁指令为串行输入码,当开锁密码与存储密码一致时,锁被打开。当开锁密码与存储密码不一致时,可重复进行,若连续三次未将锁打开,电路则报警并实现自锁。(报警动作为响1分钟,停10秒)4)选择电路方案,完成对确定方案电路的设计。计算电路元件参数与元件选择、并画出总体电路原理图,阐述基本原理。安装调试设计电路。3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印,图纸

3、应符合绘图规范。时间安排:文档大全实用标准1、年月日,布置课设具体实施计划与课程设计报告格式的要求说明。2、年月日至年月日,方案选择和电路设计。3、年月日至年月日,电路调试和设计说明书撰写。4、年月日,上交课程设计成果及报告,同时进行答辩。指导教师签名:年月日系主任(或责任教师)签名:年月日数字式电子锁的设计与实现摘要本数字式电子锁设计由74芯片构成,由密码输入部分、密码设定部分、开锁部分和报警部分组成。本设计电路简单,并能实现要求中的所有功能。在实际生活中也有运用。关键词:数字式电子锁74芯片文档大全实用标准目录1绪论1数

4、字式密码锁简介12方案设计13芯片介绍23.174ls19423.274ls17533.374ls16143.474ls855文档大全实用标准3.574ls0063.674ls0873.7NE55573.7.1NE555引脚图73.7.2NE555相关应用84电路设计104.1密码输入电路104.2密码预置电路和开锁电路104.3报警电路114.4自锁电路124.5总电路图135仿真与调试145.1密码预置与输入的仿真145.2报警电路的仿真155.3蜂鸣器工作时间的仿真156实物图167小结与体会168参考文献17文档大全

5、实用标准1绪论数字式密码锁简介电子密码锁是一种通过密码输入来控制电路或是芯片工作,从而控制机械开关的闭合,完成开锁、闭锁任务的电子产品。它的种类很多,有简易的电路产品,也有基于芯片的性价比较高的产品。现在有的电子密码锁是以芯片为核心,通过连接电路来实现的,也有的是以单片机为核心以编程来实现的。不管是哪一种,其性能和安全性已大大超过了机械锁。其特点如下:1)保密性好,编码量多,远远大于弹子锁。随机开锁成功率几乎为零。2)密码可变,用户可以随时更改密码,防止密码被盗,同时也可以避免因人员的更替而使锁的密级下降。3)误码输入保护,

6、当输入密码多次错误时,报警系统自动启动。4)无活动零件,不会磨损,寿命长。5)使用灵活性好,不像机械锁必须佩带钥匙才能开锁。6)电子密码锁操作简单易行,一学即会。2方案设计方案一:由两片74HC151八选一数据选择器连接成十六选一数据选择器,数据选择器的通道信号由人工预置,数据选择器的输入端接寄存器的4个输出端,从而由数据选择器的输出端判断是否输入的密码和预置的密码相同。方案二:用74ls85数据比较器。数据比较器的A0到A3连接寄存器的4个输出,B0到B3由人工预置。根据A0到A3和B0到B3的数值比较输出端来判断输入的密

7、码和预置的密码是否相同。方案一用到了两块74HC151芯片,跟方案二相比较,用的芯片较多,方案二较为简洁,故选择方案二。文档大全实用标准3芯片介绍3.174ls194194为4位双向移位寄存器,其逻辑图如下:图3.1.174ls194逻辑图引出端符号CLOCK时钟输入端CLEAR清除端(低电平有效)A-D并行数据输入端DSL左移串行数据输入端DSR右移串行数据输入端S0、S1工作方式控制端QA-QD输出端当清除端(CLEAR)为低电平时,输出端(QA-QD)均为低电平。当工作方式控制端(S0、S1)均为高电平时,在时钟(CL

8、OCK)上升沿作用下,并行数据(A-D)被送入相应的输出端QA-QD。此时串行数据(DSR、文档大全实用标准DSL)被禁止。当S0为高电平、S1为低电平时,在CLOCK上升沿作用下进行右移操作,数据由DSR送入。当S0为低电平、S1为高电平时,在CLOCK上升沿作用下进行左移操作,数据由D

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。