计数器及数码显示综合设计—课程设计报告

《计数器及数码显示综合设计—课程设计报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、《EDA技术综合设计》课程设计报告报告题目：计数器及数码显示综合设计作者所在系部：电子工程系作者所在专业：自动化专业作者所在班级：B11222作者姓名：指导教师姓名：完成时间：1内容摘要在quatrusII中利用VHDL语言编写数码管显示程序，然后进行功能仿真，然后进行锁定引脚，然后硬件进行下载，调试。关键词:VHDL，数码管显示，quatrusII，时序仿真图。13目录内容摘要I目录II课程设计任务书III一、实验目的1二、硬件要求1三、方案论证1四、模块说明21.计数器(counter60)22.计数器(counter16)33.计数器(counter12)4

2、4.计数器(counter10)56.译码器(deled)77.分频器(div)88.顶层文件9五、图7计数显示的整体连接图11六、实验步骤11七、实验结果12八、总结12九、参考文献1213课程设计任务书课题名称计数器及数码显示综合设计完成时间2013-12-03指导教师崔瑞雪职称副教授学生姓名班级B11222总体设计要求和技术要点利用VHDL进行数字钟设计，主要完成以下功能：一、 实验目的1、设计一个带使能输入、进位输出及同步清0的增1十进制计数器。2、设计一个带使能输入及同步清0的增1十二进制计数器。3、设计一个带使能输入及同步清0的六十进制同步加法计数器。

3、4、设计一个四位二进制可逆计数器。5、设计一个共阴7段数码管控制接口，要求：在时钟信号的控制下，使7位数码管动态刷新显示上述计数器的计数结果。工作内容及时间进度安排课程设计成果1．2．13一、实验目的1.熟悉QUARATEⅡ工具软件2.熟悉VHDL语言设计3.学习EDA课程的综合设计4.学习计数器的VHDL语言设计5.了解器件编程和下载及硬件接口连接.二、硬件要求1.主芯片EPF10K10LC84-4。2.7个八段扫描共阴极数码显示管。3.三个按键开关（使能端，清零端，可逆端）。三、方案论证本次设计中将任务分成几个部来完成分别是：分频部分、十进制计数器、十二进制计

4、数器、十六进制可逆计数器、六十进制计数器、译码部分、时间扫描模块和顶层文件。分频部分：在这个部分里，接受20mhz的频率，然后分出1hz的计数频率和100hz的扫描频率。十进制计数器、十二进制计数器、六十进制计数器：在这个部分中要实现带使能输入、同步清0的增1十进制、十二进制、六十进制的计数器计数功能。使能端en高电平有效计数器开始计数，高电平停止计数，清零端CLR高电平清零低电平正常计数。十六进制可逆计数器：在这个部分中要实现带使能输入、同步清0的增1十六进制的可逆计数器计数功能。计数部分分为计数的个位和十位，使能端en高电平有效计数器开始计数，低电平停止计数，

5、清零端rst高电平清零低电平计数，可逆计数器的控制端plus_sub低电平实现加法计数器的功能，高电平实现减法计数器的功能。分时扫描及译码部分：在这个部分需设计一个共阴7段数码管控制接口，在时钟信号的控制下，分时选择数码管显示相应计数器的计数脉冲，使7位数码管动态刷新显示4个计数器的计数结果，并将送来的计数器的计算值转换为相应的段码在数码管上显示计数脉冲的个数。顶层文件：在这一部分确定上述几个部分中相应输入输出端口的连接关系。四、模块说明13计数器及数码显示的设计共化分为3个模块：计数器，扫描电路（seltime），译码电路（deled）。下面具体分析各个模块的原

6、理、内容和功能。1.计数器(counter60)能够实现60进制循环计数，带有清零端clr，受时钟上升沿信号控制，其文本语言（文件名：count60er.vhd）为底层文本，图1为计数器的仿真波形图。libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycounter60isport(en,clr,clk:instd_logic;ql,qh:bufferstd_logic_vector(3downto0));endcounter60;architecturebehav

7、eofcounter60isbeginprocess(en,clr,clk)beginif(en='1')thenif(clk'eventandclk='1')thenif(clr='1')thenql<=(others=>'0');qh<=(others=>'0');elsif(ql=9)thenif(qh=5)thenqh<="0000";ql<="0000";elseqh<=qh+1;ql<="0000";endif;elseql<=ql+1;endif;endif;endif;endprocess;endbehave;13图1.六十进制秒计数器的仿真波形2

8、.计数器(