基于fpga的奇偶分频器的设计与实现毕业设计说明书

基于fpga的奇偶分频器的设计与实现毕业设计说明书

ID:6634216

大小:401.50 KB

页数:45页

时间:2018-01-20

基于fpga的奇偶分频器的设计与实现毕业设计说明书_第1页
基于fpga的奇偶分频器的设计与实现毕业设计说明书_第2页
基于fpga的奇偶分频器的设计与实现毕业设计说明书_第3页
基于fpga的奇偶分频器的设计与实现毕业设计说明书_第4页
基于fpga的奇偶分频器的设计与实现毕业设计说明书_第5页
资源描述:

《基于fpga的奇偶分频器的设计与实现毕业设计说明书》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、内蒙古科技大学本科生毕业设计说明书(毕业论文)题目:基于FPGA的奇偶分频器的设计与实现5内蒙古科技大学毕业设计说明书(毕业论文)基于FPGA的奇偶分频器的设计与实现摘要分频器作为一种最基本的数字电路,广泛的应用在各种复杂的逻辑电路设计中,对于FPGA芯片来说,虽然能用自带的锁相环来产生一部分我们所需的频率,但是,用VHDL语言实现分频能从同一时钟较为方便、快捷的生成多个所需要的频率,同时能够实现信号的同步,因此,分频器的应用非常广泛。本设计应用软件为开发平台,运用VHDL语言编程实现整数的奇偶分频的设计,

2、在本设计中实现了0、2、4、6、8、10、12、14偶数的整数分频器设计和1、3、5、7、9、11、13、15奇数的整数分频器设计。通过仿真结果,验证了设计的正确性。关键词:FPGA;分频器;VHDL语言;QuartusⅡ40内蒙古科技大学毕业设计说明书(毕业论文)DesignandimplementationofFPGA-basedparitydividerAbstractDividerasabasicdigitalcircuits,widelyusedinavarietyofcomplexlogicci

3、rcuitdesign,theFPGAchip,althoughabletoownapartofourphase-lockedlooptoproducethedesiredfrequency,butusingVHDLlanguagedividefromthesameclockfrequencyismoreconvenientandefficienttogeneratemultipleneeds,whileabletoachievesynchronizationsignal,andtherefore,thed

4、ivideriswidelyused.Thedesignofapplicationsoftwaredevelopmentplatform,theuseofVHDLlanguageprogrammingoddintegerdividerdesign,thedesignisimplementedinanevenintegerdivider0,2,4,6,8,10,12,14designand1,3,5,7,9,11,13,15oddintegerdividerdesign.Thesimulationresult

5、sverifythecorrectnessofthedesign.Keywords:FPGA;divider;VHDLlanguage;QuartusⅡ40内蒙古科技大学毕业设计说明书(毕业论文)目录摘要IAbstractII第一章绪论11.1课题来源11.2选题的意义和目的21.3课题研究现状31.4本文组织结构4第二章EDA技术62.1FPGA技术62.2QuartusⅡ软件简介72.3VHDL语言82.3.1VHDL简介82.3.2VHDL特点92.3.3VHDL组成10第三章奇偶分频器设计与仿真12

6、3.1偶数分频123.1.1原理分析123.1.2设计与仿真123.2奇数分频173.2.1原理分析173.2.2设计与仿真1840内蒙古科技大学毕业设计说明书(毕业论文)第四章系统设计234.1设计的任务234.2系统设计234.3其余模块设计274.3.1encoder_12模块274.3.2mux21模块294.3.3数码管显示驱动模块30第五章下载与测试355.1BTYG-EDA实验概述355.2BTYG-EDA实验开发系统特点355.3引脚分配355.4验证36第六章结论与展望376.1结论376

7、.2展望37参考文献39致谢4040内蒙古科技大学毕业设计说明书(毕业论文)第一章绪论1.1课题来源分频器作为数字系统设计中一类重要的电子电路,在数字电路的迅速发展历程中,通常要运用分频器来实现设计中希望获取的时钟频率。在遇到实际问题时,人们一般运用到的是整数分频,所以在实际情况中时而体现出等占空比,时而体现出非等占空比。相同的系统设计有时也会运用不同形式的频率,此时,一般由定时器或定时器的级联模式组成不同形式的任意占空比偶数分频和不等占空比的奇数分频,这样的设计较为容易,而对比等占空比的奇数分频和小数分频

8、设计就没有那么容易了。本设计是运用VHDL硬件叙述语言,通过QuartusⅡ9.0软件编程,应用Altera公司的FPGA内核,实现了一种不仅可以满足以上需求,并且能够共用的可控分频器。只要将分频器的输入接入对应的拨码开关,就能够获取希望得到的频率。电子技术飞速更新的历程中,FPGA/CPLD以它的可靠性强、运行快、串并行运行模式等多重优点在电子设计中具有更广泛的意义,并且标志着将来EDA发展的趋向。FPGA/C

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。