高速图像处理系统中ddr2-sdram接口的设计

《高速图像处理系统中ddr2-sdram接口的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、高速图像处理系统中DDR2-SDRAM接口的设计(1)2011-08-1617:23:41来源:山西电子技术关键字：DDR2SDRAM高速图像处理摘要：为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的，采用了FPGA外接DDR2-SDRAM的设计方法，提出一种基于VHDL语言的DDR2-SDRAM控制器的方案，针对高速图像处理系统中的具体情况，在Xilinx的ML506开发板上搭建了简单的图像处理系统平台并进行了连续读／写标准VGA格式图像数据的实验，在显示端得到了清晰不掉帧的图像结果，具有

2、结构简单和高速存取图像的特点。关键词：图像处理；DDR2-SDRAM控制器；FPGA；缓存设计0引言随着电子信息技术的快速发展，数字信号处理技术的应用越来越广泛，一般而言，同属于数字信号处理的图像系统处理带宽远高于控制及雷达信号处理系统。控制领域的信号采样频率一般低于1MHz，雷达信号采样频率可以高达几百MHz，但经过硬件(ASIC)下变频处理后，也不高于1MHz。而图像系统的处理带宽一般在几十兆至几百兆字节每秒。所以高处理带宽是图像处理系统设计中必须考虑的问题，高处理带宽带来的另外一个问题是缓存设计

3、，显然系统中的缓存也应该具有较高带宽。同时在图像处理系统中，特别是高帧频图像处理系统中是需要大容量缓存的。控制及雷达领域一般需要的缓存为几KB到几十KB，而图像处理至少需要2帧图像以实现乒乓缓存，在图像处理时间超过帧获取时间时，需要3帧缓存以保证系统累积丢帧而非一旦超时就发生丢帧。在实际工作中，高帧频图像的高处理带宽和大存储需求往往需要结合起来考虑，集中体现在外挂缓存的选择与设计上，较成熟的方案有SRAM，SDRAM，DDR，DDR2，DDR3等，其中DDR3有最高接口带宽和存储深度，考虑到具体情况，

4、选用仅次于DDR3的DDR2与FPGA实现接口，可以满足高速图像处理系统对高接口带宽和大容量存储的要求。DDR2SDRAM是由JEDEC(电子设备工程联合委员会)进行开发的内存技术标准，工作电压是1．8V，采用了在时钟的上升／下降沿同时进行数据传输的基本方式。DDR2具有4b预读取速度，即DDR2内存每个时钟能够以4倍外部总线的速度读／写数据，同时DDR2的数据传输可以支持400MHz，533MHz，667MHz的传输率。文中在介绍DDR2的工作原理的基础上，给出了一个用VHDL语言设计的DDR2SD

5、RAM控制器的方法，并且提出了一种在高速图像处理系统中DDR2SDRAM的应用方案，同时在Virtex-5系列的FPGA上得到了实现。1DDR2-SDRAM控制器的操作原理与设计1．1DDR2-SDRAM的操作原理DDR2SDRAM是运用DDR结构来达到高速操作。本文采用的DDR2-SDRAM是Micron的MT4H3264HY-53ED3。这款DDR2的存储空间为256MB，由4片容量为512Mb的内存芯片构成。每个芯片的数据位宽为16b，有4bank，13条行地址线，10条列地址线，因此每个内存芯

6、片容量为8192×1024×4×16b，即512Mb。4片组成起来就构成了MT4H3264HY-53ED3的64b位宽。DDR2SDRAM的操作主要通过以下控制信号给出：行地址选择信号()，列地址选择信号()，写使能信号()，时针使能信号(CKE)，片选择信号()。各种指令不同的组合方式完成不同的功能。表1为各种指令完成的组合方式。1．1．1LoadMode指令用来配置DDR2内存的模式寄存器，包括一个主模式寄存器及3个扩展模式寄存器，它们被用来设定内存的工作方式，包括突发长度的选择、突发的类型、CA

7、S延迟、CAS附加延迟、DLL使能、ODT设置、OCD设置以及DQS设置等。1．1．2Precharge指令预充电指令是用来重新激活bank中已经打开的行。在预充电指令发出后，当前bank必须等待一个特定的时间(tRP)后才可以再次激活。1．1．3自动刷新指令DDR2SDRAM内存需要每7．8μs刷新一次。自动刷新不需要外部提供行地址信息，DDR2SDRAM内部有一个行地址生成器(也称刷新计数器)用来自动的依次生成行地址。由于刷新是针对一行中所有的存储体进行，所以无需列地址。在进入自动刷新模式前，所有

8、的bank必须都处于预充电状态，自动刷新指令在预充电指令后延迟tRP才能给出。1．1．4Active指令Active用来激活bank中的某一行。在对DDR2内存进行读／写之前，都必须执行该指令把bank中的某一行激活。激活命令到读／写命令之间的最小延迟由AL决定，当AL为0时，最小延迟由tRCD(RAStoCASdelay)决定。当AL不为0时，激活命令到读／写命令之间的最小延迟就可以不受tRCD限制，读／写命令可以提前，但其实最后数据的读／写并不提前，