数字电路课程设计-vhdl语言文本输入设计--汽车尾灯控制电路

《数字电路课程设计-vhdl语言文本输入设计--汽车尾灯控制电路》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、石家庄铁道大学数字电路课程设计石家庄铁道大学数字电路课程设计——VHDL语言文本输入设计汽车尾灯学院：信息科学与技术学院班级：计0805—2班-12-石家庄铁道大学数字电路课程设计数字电路课程设计：VHDL语言文本输入设计——汽车尾灯控制电路一、需求分析1、功能描述设计一个汽车尾灯控制电路，汽车尾部共有六盏指示灯，左右各三盏，分别为LD1、LD2、LD3,RD1、RD2、RD3。具体能能如下：1.1汽车正常行驶时，所有指示灯都不亮；1.2汽车左转时L1闪烁；1.3汽车右转时R1闪烁；1.4汽车刹车时L2和R2同时亮；1.5汽车夜间行驶时L3和R3同时亮。2、实现工具2

2、.1用VHDL语言文本形式输入；2.2使用MAX+pluxII进行语言编写、时序仿真和综合。二、设计思想采用自顶向下的设计方式，分层进行设计。设计分为四个模块进行：主控模块、定时器模块、左侧尾灯控制模块和右侧尾灯控制模块。顶层设计可完全独立于目标器件芯片物理结构的硬件描述语言。使用VHDL模型在所有综合级别上对硬件设计进行说明、建模和仿真测试。1、顶层原理框图主控模块CTRL时钟信号定时器模块SZ左侧尾灯控制LC右侧尾灯控制RC尾灯信号输出控制信号输入（左转、右转、刹车、夜行）图1：顶层原理框图2、具体功能实现2.1主控模块-12-石家庄铁道大学数字电路课程设计图2：

3、主控模块框图汽车尾灯主控模块左侧灯选择控制模块输入信号右侧灯选择控制模块LD1LD2RD1RD2RD3LD32.2时钟定时器模块只有LD1和RD1有闪烁功能，因此定时器模块只控制这两个尾灯。框图如下：时钟信号定时器RD1LD1图3：定时器模块框图2.3左转尾灯和右转尾灯功能-12-石家庄铁道大学数字电路课程设计图4：转向功能框图主控模块左侧灯选择控制模块左转弯控制信号LD1定时器时钟信号右转弯控制信号主控模块右侧灯选择控制模块时钟信号RD1定时器2.4刹车功能刹车功能对应的尾灯为LD2和RD2,框图如下：刹车控制信号汽车尾灯主控模块左侧灯选择控制模块LD2RD2右侧灯

4、选择控制模块图5：刹车功能框图2.5夜间行驶功能夜间行驶功能对应的尾灯为LD3和RD3,框图如下：-12-石家庄铁道大学数字电路课程设计图6：夜间行驶功能框图夜间行驶控制信号汽车尾灯主控模块左侧灯选择控制模块右侧灯选择控制模块LD3RD3三、设计过程1、建立工程建立个一个Project,命名为weideng。将各个模块生成的文件放在同一个文件夹下。2、文本输入将各个模块的VHDL代码输入、保存并综合。3、仿真建立各个模块的gdf图，设置输入波形并仿真。4、顶层原理图输入利用各个模块生成的sym文件建立顶层原理图。编译并仿真。5、硬件实现实验室提供的器件为ACEX系列，

5、型号为EP1K100QC208—3。将dingceng.sof文件下载到器件当中，在实验箱中进行硬件模拟。四、VHDL代码及说明1、主控模块CTLR1.1VHDL代码LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCTRLISPORT(LEFT,RIGHT,BRAKE,NIGHT:INSTD_LOGIC;LP,RP,LR,BRAKE_LED,NIGHT_LED:OUTSTD_LOGIC);ENDENTITYCTRL;ARCHITECTUREARTOFCTRLISBEGINNIGHT_LED<=NIGHT;BRAKE_LED<=

6、BRAKE;-12-石家庄铁道大学数字电路课程设计PROCESS(LEFT,RIGHT)VARIABLETEMP:STD_LOGIC_VECTOR(1DOWNTO0);BEGINTEMP:=LEFT&RIGHT;CASETEMPISWHEN"00"=>LP<='0';RP<='0';LR<='0';WHEN"01"=>LP<='0';RP<='1';LR<='0';WHEN"10"=>LP<='1';RP<='0';LR<='0';WHENOTHERS=>LP<='0';RP<='0';LR<='1';ENDCASE;ENDPROCESS;ENDARCHITECTUR

7、EART;1.2说明输入RIGHT：右转信号；LEFT：左转信号；BRAKE：刹车信号；NIGHT：夜间行驶信号；输出LP：左侧灯控制信号；RP：右侧灯控制信号；LR：错误控制信号；BRAKE_LED：刹车控制信号；NIGHT_LED：夜间行驶控制信号1.3sym图2、定时器模块2.1VHDL代码-12-石家庄铁道大学数字电路课程设计LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSZISPORT(CLK:INSTD_LOGIC;CP:OUTSTD