《dsp技术与应用》课程设计报告-基于c5402的dsp最小系统设计

《dsp技术与应用》课程设计报告-基于c5402的dsp最小系统设计

ID:6333499

大小:234.50 KB

页数:11页

时间:2018-01-10

《dsp技术与应用》课程设计报告-基于c5402的dsp最小系统设计_第1页
《dsp技术与应用》课程设计报告-基于c5402的dsp最小系统设计_第2页
《dsp技术与应用》课程设计报告-基于c5402的dsp最小系统设计_第3页
《dsp技术与应用》课程设计报告-基于c5402的dsp最小系统设计_第4页
《dsp技术与应用》课程设计报告-基于c5402的dsp最小系统设计_第5页
资源描述:

《《dsp技术与应用》课程设计报告-基于c5402的dsp最小系统设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、摘要:基于DSP的系统设计过程中,最小系统的设计是整个系统设计的第一步,系统设计总是从最小系统开始,逐步向系统应用扩展,最终实现以DSP为核心的大系统的设计。因此,最小系统设计是DSP系统设计的关键。DSP最小系统设计包括DSP电源设计和地线的设计,JPTG仿真口的设计,复位和时钟电路的设计,上拉和下拉引脚的设计等。DSP的典型应用于网络,无线通信家电,另外还有虚拟现实,噪声对消技术,电机控制,图像处理等等。可以说DSP是现代信息产业的重要基石,它在网络时代的地位与CPU在PC时代的地位是一样的。它是信息产业的重要基石。具有高速,专门为运算密集型而设计,目前速度已达到24亿次每秒。高可

2、靠性,也就是高重复性,例如雷达滤波器。性价比高等特点。关键词:复位电路;时钟电路;JPTG仿真口;电源;TMS3205402目录1设计目的12我的设计模块12.1TM320C540212.2JTAG仿真接口的连接22.3引脚和测试信号33最小系统的测试44C5402DSP最小系统PROTEL图(部分)5总结7参考文献8DSP系统开发与应用工程实习报告1设计目的理解DSP系统开发的基本思路及方法,学习软硬件开发过程及资料收集与整理,学会撰写课程设计报告,学会对所学知识进行总结与提高,复习C语言的使用理解,C54XX汇编语言指令集。2我的设计模块2.1TM320C5402TMS320VC5

3、402是C5000系列中性价比较高的一颗芯片。独特的6总线哈佛结构,使其能够6条流水线同时工作,工作频率达到100MHz。VC5402除了使用VC54x系列中常用的通用I/O口(GeneralPurposeI/O,简称GPIO)外,还为用户提供了多个可选的GPIO:HPI-8和McBSP。TMS320VC5402(简称VC5402)是TI公司的C54X家族的成员之一,它是基于先进的改进哈佛结构的16位定点DSP,拥有一条程序总线和3条数据总线。片内集成有一个具有高度并行性的算术逻辑单元(ALU)、专有硬件逻辑、片内存储器和片内外设等几部分.TMS320VC5402的引脚图如图1-1所示

4、。图2-1TMS320VC5402引脚图C54x的CPU结构包括:40比特的ALU,其输入来16比特立即数、168DSP系统开发与应用工程实习报告比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两16比特字、数据存储器32比特字、累加器中40比特字;2个40比特的累加器,分为三个部分,保护位39-32比特、高位字31-16比特、低位字15-0比特;桶型移位器,可产生0到31比特的左移或0到16比特的右移;17×17比特的乘法器,40比特的加法器;比较选择和存储单元CSSU;数据地址产生器DA2GEN程序地址产生器PAGEN。C54x的片内外设包括:通用I/O引脚XF

5、和;两个定时器Timer0和Timer1;片内锁相环PLL;8比特HPI口;多通道缓冲存串口McBSP;可编程等待状态产生器;可编程bank2switching模块;外部总线接口;IEEE1149.1标准JTAG口。TMS320VC5402-100的一种型号,最高频率10一般5016bit片内ROM、16K×16个DMA通道、2部程序空间可扩展到1M×16bit。1个40位的算术逻辑单元,2个40位的累加器,2个40位的专用加法器,1个17×17的并行乘法器,1个40位的桶形移位器。8个辅助寄存器和1个软件栈。内部集成Viterbi加速器,用于提高Viterbi编译码的速度。可工作在三

6、种低功耗方式(IDLE1、I2DLE2、IDLE3)。(1192KWORD寻址空间64KW程序空间、64KW数据空间、64KWI/O空间,某些型号的程序空间可扩展到8MWORD。·片内存储区可灵活配置为程序/数据存储器。多种复用外设;McBSP、HPI、GPIO、TDM、DMA、Timer、PLL。双电源供电,提供PGE和BGA两种形式的封装。2.2JTAG仿真接口的连接JTAG(JointTestActionGroup,仿真测试引脚接口)用于连接最小系统板和仿真器,实现仿真器对DSP的访问,JTAG接口的连接需要和仿真器上的接口一致。不论什么型号的仿真器,其JTAG接口都必须满足IE

7、EE1149.1的标准。满足IEEE1149.1标准的14脚JTAG接口如图2-2所示。图2-214脚仿真口引脚8DSP系统开发与应用工程实习报告各个引脚的含义请参照DSP的引脚说明。一般情况下,最小系统板需要引出双排的14脚插针和图2-2中的一致。在大多数情况下,如果系统板和仿真器之间的连接电缆不超过6inch,就可以采用如图2-3所示的接法。这里需要注意的是,其中DSP的EMU0和EMU1引脚都需要上拉电阻,推荐阻值为4.7k或者10k。图

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。