《eda技术》课程设计报告-数字频率计

《eda技术》课程设计报告-数字频率计

ID:6330877

大小:176.50 KB

页数:17页

时间:2018-01-10

《eda技术》课程设计报告-数字频率计_第1页
《eda技术》课程设计报告-数字频率计_第2页
《eda技术》课程设计报告-数字频率计_第3页
《eda技术》课程设计报告-数字频率计_第4页
《eda技术》课程设计报告-数字频率计_第5页
资源描述:

《《eda技术》课程设计报告-数字频率计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、2021-6-14《EDA技术》课程设计报告题目:数字频率计专业:电子信息工程班级:0702姓名:指导教师:二0一0年6月24日162021-6-14摘要数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率,而且还可以测量它们的周期。经过改装,可以测量脉冲宽度,做成数字式脉宽测量仪;可以测量电容做成数字式电容测量仪;在电路中增加传感器,还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。本设计用VHDL在CPLD器件上实现数

2、字频率计测频系统,能够用十进制数码显示被测信号的频率,能够测量正弦波、方波和三角波等信号的频率,而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。采用VDHL编程设计实现的数字频率计,除被测信号的整形部分、键输入部分和数码显示部分以外,其余全部在一片FPGA芯片上实现,整个系统非常精简,而且具有灵活的现场可更改性。在不更改硬件电路的基础上,对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编

3、程等优点。关键字:FPGA芯片、VHDL语言、数字频率计、数字频率计原理图、Max+plusII软件、EDA技术162021-6-14目录第1章 概述……………………………………………………….4第2章 频率计的技术性能指标……………………………………5第3章 频率计的设计原理…………………………………………53.1测量频率的原理………………………………………….........53.2测量周期的原理………………………………………………..5第4章 频率计的模块设计………………………………………….54.1 四位十进制计数器模块

4、……………………………………….64.2 控制模块……………………………………………………….84.3锁存器模块…………………………………………………….9第5章 频率计测量频率的电路图和仿真波形…………………….9第6章总结…………………………………………………………11附录:源程序…………………………………………………………12参考文献………………………………………………………………16 162021-6-14第1章.概述所谓频率,就是周期性信号在单位时间(1s)里变化的次数。本频率计设计测量频率的基本原理是,首先让被测信号

5、与标准信号一起通过一个闸门,然后用计数器计数信号脉冲的个数,把标准时间内的计数的结果,用锁存器锁存起来,最后用显示译码器,把锁存的结果用LED数码显示管显示出来。根据数字频率计的基本原理,本文设计方案的基本思想是分为五个模块来实现其功能,即整个数字频率计系统分为分频模块、控制模块、计数模块、译码模块和量程自动切换模块等几个单元,并且分别用VHDL对其进行编程,实现了闸门控制信号、计数电路、锁存电路、显示电路等。   本频率计设计还可以测量周期性信号,其基本原理与测量频率的基本原理基本一样,首先让被测信号与标准信号一起通过一个闸门

6、,然后用计数器计数信号脉冲的个数,把被测信号一个周期内标准基准信号的脉冲计数的结果,用锁存器锁存起来,最后用显示译码器,把锁存的结果用LED数码显示管显示出来,显示管的读数就是被测信号以标准信号的周期为单位乘积的周期。         第2章.技术性能指标1)测量方波周期性信号的频率;162021-6-142)接用十进制数字显示测得的频率;3)测量范围:0HZ~999999HZ切量程能自动切换;4)信号幅度范围为-1~+1V,要求一起自动适应;5)时间:T〈=1.5S;6)用CPLD/FPGA可编程逻辑器件实现;第3章.频率计的

7、设计原理1.频率计测量频率的设计原理(1)频率计测量频率的原理频率计测量频率需要设计整形电路使被测周期性信号整形成脉冲,然后设计计数器对整形后的脉冲在单位时间内重复变化的次数进行计数,计数器计出的数字经锁存器锁存后送往译码驱动显示电路用数码管将数字显示出来,需要设计控制电路产生允许计数的门闸信号、计数器的清零信号和锁存器的锁存信号使电路正常工作。:2.频率计测量周期的原理(1)频率计测量周期的原理频率计测量周期需要设计整形电路使被测周期性信号整形成脉冲,然后设计计数器对基准信号在被测信号一个周期内重复变化的次数进行计数,计数器计

8、出的数字经锁存器锁存后送往译码驱动显示电路用数码管将数字显示出来,需要设计控制电路产生允许计数的使能信号、计数器的清零信号和锁存器的锁存信号使电路正常工作,再设计一个量程自动转换电路使测量范围更广。第4章.频率计的模块设计162021-6-141.4位十进制计数

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。