7.《电子技术基础》复习题-时序逻辑电路

7.《电子技术基础》复习题-时序逻辑电路

ID:6298767

大小:311.50 KB

页数:11页

时间:2018-01-09

7.《电子技术基础》复习题-时序逻辑电路_第1页
7.《电子技术基础》复习题-时序逻辑电路_第2页
7.《电子技术基础》复习题-时序逻辑电路_第3页
7.《电子技术基础》复习题-时序逻辑电路_第4页
7.《电子技术基础》复习题-时序逻辑电路_第5页
资源描述:

《7.《电子技术基础》复习题-时序逻辑电路》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、《电子技术基础》复习题时序逻辑电路一、填空题:1.具有“置0”、“置1”、“保持”和“计数功能”的触发器是(JK触发器)2.触发器有门电路构成,但它不同门电路功能,主要特点是:(有记忆功能)3.TTL型触发器的直接置0端Rd、置1端Sd的正确用法是(有小圆圈时,不用时接高电平“1”;没有小圆圈时,不用时接低电平“0”)4.按触发方式双稳态触发器分为:(电平触发、主从触发和边沿触发)5.时序电路可以由(触发器或触发器和的组合门电路)组成6.时序电路输出状态的改变(与时序电路该时刻输入信号的状态和时序电路的原状态有关)7.通常寄存器应具有(存数、取数、

2、清零与置数)功能8.通常计数器应具有(清零、置数、累计CP个数)功能9.M进制计数器的状态转换的特点是设初态后,每来(M)个CP时,计数器又重回初态。10.欲构成能记最大十进制数为999的计数器,至少需要()个双稳触发器。11.同步时序逻辑电路中所有触发器的时钟端应(连在一起)。二、选择题:1.计数器在电路组成上的特点是(b)a)有CP输入端,无数码输入端b)有CP输入端和数码输入端c)无CP输入端,有数码输入端2.按各触发器的状态转换与CP的关系分类,计数器可分为(b)计数器。a)加法、减法和加减可逆b)同步和异步c)二、十和M进制3.按计数器的

3、状态变换的规律分类,计数器可分为(a)计数器。a)加法、减法和加减可逆b)同步和异步c)二、十和M进制4按计数器的进位制分类,计数器可分为(c)计数器。a)加法、减法和加减可逆b)同步和异步c)二、十和M进制5.n位二进制加法计数器有(b)个状态,最大计数值是()。a)2n-1b)2nc)2n-16.分析时序逻辑电路的状态表,可知它是一只(c)。(a)二进制计数器(b)六进制计数(c)五进制计数器C0000100120113110411150007.分析如图所示计数器的波形图,可知它是一只(a)。(a)六进制计数器(b)七进制计数器(c)八进制计数

4、器8、逻辑电路如图所示,当A=“0”,B=“1”时,脉冲来到后JK触发器(b)。(a)具有计数功能(b)保持原状态(c)置“0”(d)置“1”9、逻辑电路如图所示,分析C,S,R的波形,当初始状态为“0”时,t1瞬间输出Q为(b)。(a)“0”(b)“1”(c)Qn10、555集成定时器电路如图所示,为使输出电压uO3由低电压变为高电压,则输入端6和2的电压应满足(a)。(a),(b),(c),11、逻辑电路如图所示,当A=“0”,B=“1”时,脉冲来到后触发器(a)。(a)具有计数功能(b)保持原状态(c)置“0”(d)置“1”12、时序逻辑电路

5、如图所示,原状态为“00”,当发出寄存和取出指令后的新状态为(b)。(a)11(b)10(c)0113、分析某时序逻辑电路状态表,判定它是(b)。(a)二进制计数器(b)十进制计数器(c)其它计数器C00000100012001030011401005100061001710108101191100100000三、非客观题:1.由555集成定时器组成的电路如图所示。已知,=2kW,=5.1kW,=0.01,=33,=100,合上开关S,8W扬声器发出声响,试分别计算=0和=100kW时的声响频率。解答:为谐振电路时2:已知逻辑电路图及C,,的波形,

6、试画出输出,的波形(设,的初始状态均为“0”)。解答:3、已知逻辑电路图和C脉冲的波形,试写出和的逻辑式,并列出,的状态表(设,初始状态均为“0”)。解答:逻辑式:状态表C00011110012111131111411114、试列出如下所示逻辑电路图的状态表?画出波形图,并指出是什么类型的计数器(设,的初始状态均为“0”)。解答:首先根据各触发器的激励函数表达式画出波形图。,;,由波形图可列出状态表。由状态表可知这是一个三进制计数器。由于两只触发器受同一C脉冲控制,故为同步型。且数值是增加的,即加法计数器,因此可知这是一只同步三进制加法计数器。5、

7、列出逻辑电路图的状态表,写出输出F的逻辑式,画出输出,及F的波形图,计算F的脉宽和周期T(设C脉冲频率为1kHz,各触发器初始状态均为“0”)。CF012345解答:功能表和波形图如下,F=,由波形图可知:=2ms,3ms。6、非客观题:已知逻辑电路图及C脉冲波形,试画出输出,的波形(设,的初始状态均为“0”)。解答:状态表波形图7、逻辑电路如图所示,各触发器的初始状态为“0”,已知C脉冲的波形。试画出输出,和F的波形图。解答:8、已知逻辑电路图及C脉冲的波形,各触发器的初始状态均为0,画出输出,,的波形。解答:状态表:结论:三位二进制异步减法计数

8、器9、逻辑电路如图所示,各触发器的初始状态为“0”,若已知C和A的波形。试画出,的波形。解答:10、由555集成定时器组成

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。