最新第7章--外围器件及阻容元件设计幻灯片.ppt

《最新第7章--外围器件及阻容元件设计幻灯片.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第7章--外围器件及阻容元件设计主要内容7.1特殊尺寸器件的版图设计7.2电阻、电容及二极管的版图设计7.3CMOS集成电路的静电放电保护电路7.4压焊块的版图设计7.5电源和地线的设计7.1特殊尺寸器件的版图设计特殊尺寸器件是指：①大尺寸——MOS管宽长比（W/L）很大；②小尺寸——W/L＜1（倒比管）。7.1.1大尺寸器件1.CMOS电路的缓冲输出缓冲输出是指在内部电路输出端串联二级反相器，改善输出驱动能力。各级器件尺寸（W/L）：I0为小尺寸，I1为中等尺寸，I2为大尺寸。I2的尺寸根据输出电流的大小和输出波形参数的要求进行设计。CMOS集成电路的缓冲输出2.大尺寸器件反相器

2、I2的版图布局：通过改变MOS管的图形形状进行设计。(1）分段──大尺寸MOS管分段成若干小尺寸MOS管。(a)MOS管的W/L=200/1(b)截成4段（W/L=50/1）4)大尺寸NMOS管①制作在P阱(实线)内，有源区为虚线。②由4个MOS管并联。③多晶硅栅为封闭结构，左边用金属引线连接，保证每个并联N管的栅极得到的信号相同。④在阱外，N管四周有N+隔离环，隔离环的有源区是完整的封闭环。隔离环具有一定宽度，环上每隔一段距离开一个接触孔并用金属线将环连接到Vdd。⑤连接隔离环的金属线在左右边都开口，让金属线从隔离环内和环外进行连接。⑥在P阱的上下两端各进行重掺杂，作为N管源区和

3、衬底的接触。5)P阱硅栅CMOS反相器输出级与压焊块(PAD)的连接特点:①P管和N管都由多管并联而成。②P管和N管放在两个隔离环内。③考虑到电子迁移率比空穴约大2.5倍，所以P管的尺寸比N管大，使反相器的输出波形对称。(a)无铝层的版图(b)完整的版图7.1.2倒比管1）W/L<1的MOS管称为倒比管。倒比管在电路中可作为上拉电阻或下拉电阻。作上拉电阻用栅极接地的P管；作下拉电阻用栅极接电源的N管。2）应用实例：开机清零电路。开机清零电路3）版图：有源区设计成U型(图a)或反S型(图b)。(a)U型：L=2L1+L2(b)反S型7.2电阻、电容及二极管的版图设计7.2.1MOS集

4、成电路中的电阻1.半导体扩散薄层的方块电阻R=ρL/dW=(ρ/d)L/W薄层导体的电阻R与L/W成正比，比例系数ρ/d称为方块电阻(用R□表示)，单位为欧姆。R□=ρ/dR=R□L/W当L=W时，有R=R□。这时R□表示一个正方形的薄层电阻,它与正方形边长的大小无关,只与半导体的掺杂水平和掺杂区的结深有关。2.MOS集成电路中的无源电阻(1)多晶硅电阻1)阻值由掺杂浓度和电阻形状决定。2)电阻形状：①做成长条，在两端开接触孔与金属连接，如图(a)；②做成狗骨头状，如图(b)。③蛇形，如图(c），包括29个方块，如图(d)。(a)基本电阻(b)狗骨头电阻(c)蛇形(d)29个方块多

5、晶硅电阻的版图(2)阱电阻阱是轻掺杂区，电阻率很高，可作大电阻，但精度不高。阱电阻两端要重掺杂做接触孔。(3)有源区电阻有源区可以做电阻和沟道电阻(在两层掺杂区之间的中间掺杂层，例如npn中的p型区)。上述两种电阻要考虑衬底的电位，将P型衬底接最低电位，N型衬底接最高电位，使电阻区和衬底形成的PN结反偏。例如，P+电阻做在N阱内，除电阻两端有接触孔外，阱内要增加接最高电位的接触孔。3.MOS管做有源电阻对MOS管适当的连接，使其工作在一定的状态，利用它的直流导通电阻和交流电阻作电阻。优点是占用面积非常小。在模拟集成电路中，把MOS管的栅极和漏极相连形成非线性电阻。倒比管应用也是做电

6、阻。7.2.2MOS集成电路中的电容器MOS集成电路中的电容器几乎都是平板电容器。平板电容器的电容表示式：C=εoεoxWL/tox式中W和L是平板电容器的宽度和长度，二者的乘积即为电容器的面积。WL=Ctox/εoεoxMOS集成电路中常用的电容：(1)双层多晶硅组成电容器双层多晶工艺使用的方法：多晶硅2作电容的上电极板，多晶硅1作电容的下电极板，栅氧化层作介质。(2)多晶硅和扩散区（或注入区）组成电容器单层多晶工艺使用的方法。淀积多晶硅前先掺杂下电极板区域，再生长栅氧化层和淀积作上电极的多晶硅。多晶硅和扩散区组成的电容器(3)金属和多晶硅组成电容器多晶硅作电容器下电极板、金属作

7、上电极板构成的MOS电容器。7.2.3集成电路中的二极管在PN结的P区和N区分别加上电极就构成了二极管。P型衬底上N区和P区构成二极管，图(a)。做在N阱内的二极管，n+环围绕p+接触，图(b)。做在P型衬底上的二极管,中央为N型区,四周被P+环包围，图(c)。(a)P型衬底上的二极管(b)做在N阱内的二极管(c)做在P型衬底上的二极管7.3CMOS集成电路的静电放电保护电路常采用二极管和电阻组成静电放电保护电路如图(a)；版图如图(b)。(a)电路图(b)版图另一种