最新微机原理-第5版(周荷琴)-第二章-(4)教学讲义PPT课件.ppt

最新微机原理-第5版(周荷琴)-第二章-(4)教学讲义PPT课件.ppt

ID:62128904

大小:1.41 MB

页数:42页

时间:2021-04-17

最新微机原理-第5版(周荷琴)-第二章-(4)教学讲义PPT课件.ppt_第1页
最新微机原理-第5版(周荷琴)-第二章-(4)教学讲义PPT课件.ppt_第2页
最新微机原理-第5版(周荷琴)-第二章-(4)教学讲义PPT课件.ppt_第3页
最新微机原理-第5版(周荷琴)-第二章-(4)教学讲义PPT课件.ppt_第4页
最新微机原理-第5版(周荷琴)-第二章-(4)教学讲义PPT课件.ppt_第5页
资源描述:

《最新微机原理-第5版(周荷琴)-第二章-(4)教学讲义PPT课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、微机原理-第5版(周荷琴)-第二章-(4)§2.48086的工作模式和总线操作工作模式CPU工作于最小模式时,送到存储器和I/O接口的所有信号都由CPU产生。工作于最大模式时,某些控制信号由8288总线控制器产生。最大模式主要用于包含数值协处理器(NumericDataProcessor,NDP)8087的系统中。2.数据总线缓冲器74LS244和74LS24574LS244单向数据总线缓冲器图2.1174LS244的逻辑功能和引脚=0,1A11A4端的信号被传送到1Y11Y4;=0,2A12A4端的信号被传送到2Y1~2Y4;当和=1时,输出呈高阻态。常把和连起

2、来,由1个片选信号控制。74LS245双向数据总线缓冲器图2.1274LS245的逻辑功能和引脚图除门控信号,还有方向控制端DIR。只有=0,数据才能传输,AB或AB;DIR=1,传输方向AB;DIR=0,传输方向AB。锁存器74LS37374LS373的逻辑功能图和真值表:两个控制端:输入使能端G和允许输出端G=1,触发器D端电平打到Q端,并记忆住若置=0,Q端记忆的电平经三态门反相后,传到输出端O,使O端与D端信号一致如G=1,=0,输出Q随输入D而变如G=0,=0,O端为前面锁存的数据,D端变化不影响输出如果=1,则G控制无效,输出呈高阻态,与总线断开时钟

3、发生器8284A在用8088设计的PC/XT中,8284A与CPU的连线:8284A为8086/8088系统提供:系统时钟信号CLK、复位信号RESET、准备好信号READY以及供外设用的时钟信号。8284A的时钟信号来源:如F/接低电平,时钟信号源由晶体振荡器提供,频率为f=14.31818MHz;如F/接高电平,用EFI端接入的外加振荡信号作时钟信号源。从8284A输出端可产生的信号:CLK88-频率4.77MHz,输入时钟3分频后得到,可送给8088或8288作时钟脉冲。PCLK-CLK88经8284A内部2分频产生的脉冲信号,频率2.385MHz。OSC-从OS

4、C脚输出的脉冲信号,频率为14.31818MHzPCLK和OSC信号输出到系统外部,供外部电路(如8253)使用。8284A的作用:系统加电,电源准备好信号PWRGOOD送8284A复位端RES,经它同步后形成系统复位信号RESET。当CPU与慢速存储器或外设交换数据时,会向8284A的RDY1、输入信号,经它同步后使READY变低并送到CPU的READY端,在T3周期后插入1~n个等待周期Tw,直至外部数据准备就绪,使READY变高才进入T4周期,完成数据传送。在X1和X2端接频率15MHz或24MHz晶振,则经8284A做2分频,在CLK端获得5MHz的CLK86或

5、8MHz的CLK86-2信号,供8086或8086-2作时钟脉冲信号。最小模式系统工作过程CPU可从存储器或I/O接口中读出数据,也可向它们写入数据。以读存操作为例说明最小模式工作过程。1)CPU送出M/和DT/信号选中存储器;连到74LS245的DIR,控制传送方向。使DIR=0,数据AB,CPU准备接收内存读出的数据。2)CPU先送出地址和信号,再送出地址锁存ALEA19/S6~A16/S3、AD15~AD0、送3片74LS373输入;这时,地址/状态线和地址/数据线上传送地址信号;当ALE=1时,分离出的A19~A0和打入74LS373;当ALE=时,20位地

6、址和被锁存在74LS373中。最小模式3)74LS373的输出允许端恒接地锁存的20位地址和信号直接送到PC总线上,也被送到存储器系统,用来选择存储单元。4)CPU使=0,=0=0,CPU要从指定存储单元读数据;=0,表示允许收发数据。与74LS245的G相连,允许74LS245传送数据。由于第1)步中已设置缓冲器数据传送方向AB,所以可从存储单元读出数据,经数据总线D15~D0,从74LS245的B端传送到A端,再从CPU的AD15~AD0总线送入CPU的寄存器。2.4.1最小模式系统2.4.2最大模式系统2.4.3总线操作时序2.4.2最大模式系统8086工作于最

7、大模式时,需增加一片总线控制器8288CPU工作于最大模式时,、M/、DT/、DEN和等信号,要由总线控制器8288产生。图2.168288总线控制器的引脚及内部结构框图8288的输入输出总线信号其总线信号分成4组,一般信号大致了解即可。1.状态输入信号8086送来,译码后产生总线周期类型信号。2.由外部输入的控制信号CLK—时钟输入信号,由8284A时钟发生器提供—地址允许CEN—命令允许IOB—I/O总线模式信号3.总线控制信号DT/,DEN(反相后为),ALE与最小模式类似,MCE/为主控级联允许/外设数据允许信号8288的信号4

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。