最新TMSCx的引脚功能流水线结构和外部总线结构课件ppt.ppt

最新TMSCx的引脚功能流水线结构和外部总线结构课件ppt.ppt

ID:62075818

大小:1.47 MB

页数:79页

时间:2021-04-14

最新TMSCx的引脚功能流水线结构和外部总线结构课件ppt.ppt_第1页
最新TMSCx的引脚功能流水线结构和外部总线结构课件ppt.ppt_第2页
最新TMSCx的引脚功能流水线结构和外部总线结构课件ppt.ppt_第3页
最新TMSCx的引脚功能流水线结构和外部总线结构课件ppt.ppt_第4页
最新TMSCx的引脚功能流水线结构和外部总线结构课件ppt.ppt_第5页
资源描述:

《最新TMSCx的引脚功能流水线结构和外部总线结构课件ppt.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、TMSCx的引脚功能流水线结构和外部总线结构图5-1TMS320C541的引脚图5.主机接口(HPI)信号(TMS320C542/545/548等具有)HD0~HD7:HPI双向并行数据总线。HCNTL0、HCNTL1:HPI控制信号。HBIL:HPI字节确认输入。6.串口信号CLKR0、CLKR1:接收时钟。CLKX0、CLKX1:发送时钟。DR0、DR1:串行口数据接收端。DX0、DX1:串行口数据发送端。FSR0、FSR1:用于接收输入的帧同步脉冲。FSX0、FSX1:用于发送的帧同步脉冲。7.电源信

2、号CVDD、DVDD、VSS:CPU内核电源电压、I/O引脚的电源电压和器件地。8.IEEE1149.1测试引脚5.2流水线结构1.流水线概述指令流水线包括执行指令时发生的一系列总线操作。TMS320C54x的流水线有6个独立的阶段:程序预取指、取指、指令译码、寻址、读和执行指令。由于这6个阶段是独立的,因此这些操作有可能重叠。在任意给定的周期里,可能有1~6条不同的指令是激活的,每一条指令都处于不同的阶段。图5-2说明了对于单字、单周期指令,在没有等待状态情况下6级流水线的操作。图5-26级流水线的操作图

3、5-26级流水线的操作这6级流水线的功能如下:预取指(Prefetch):将所要取指的地址放在程序地址总线(PAB)上。取指(Fetch):从程序总线(PB)上取指令字,并装入指令寄存器(IR)。译码(Decode):对IR中的内容译码,产生执行指令所需要的一系列控制信号。寻址(Access):数据地址产生单元(DAGEN)在数据地址总线(DAB)上输出读操作数的地址。如果还需要第二个操作数,则在另一个数据地址总线(CAB)上也装入适当的地址,同时更新间接寻址方式中的辅助寄存器和堆栈指针(SP)。读(Rea

4、d):从数据总线(DB)和控制总线(CB)上读操作数。执行(Execute):从数据总线(EB)上写数据。6条单字、单周期指令的流水线操作如图5-3所示。图5-36条指令的流水线的操作2.双寻址存储器和流水线TMS320C54x片内的双寻址存储器(DARAM)分成若干独立的存储器块,允许CPU在单个周期内对其访问两次。下列情况下访问DARAM不会带来时序上的冲突:●在单周期内允许同时访问DARAM的不同块。●当流水线中的一条指令访问某一存储器块时,允许流水线中处于同一级的另一条指令访问另一个存储器块。●允许

5、处于流水线不同级上的两条指令同时访问同一个存储器块。表5-1访问DARAM块操作类型访问时间利用PAB/PB取指前半周期利用DAB/DB读取第一个数据前半周期利用CAB/CB读取第二个数据后半周期利用EAB/EB写数据后半周期3.单寻址存储器和流水线TMS320C54x片内有两种形式的单寻址存储器:●单寻址读/写存储器(SARAM)。●单寻址只读存储器(ROM或DROM)。4.流水线延时TMS320C54x流水线允许CPU多条指令同时访问CPU资源。由于CPU的资源是有限的,因此当一个CPU资源同时被一个以

6、上流水线级访问时,就会发生冲突。有些冲突可以由CPU通过延迟寻址的方法自动消除,但有些冲突是不能防止的,需要由程序重新安排指令顺序,或者插入NOP(空操作)指令加以解决。对于下列存储器映像寄存器,如果在流水线中同时对它们寻址,就有可能发生不能消除的冲突:●辅助寄存器(AR0~AR7);●重复块长度寄存器(BK);●堆栈指针(SP);●暂存器(T);●处理器工作方式状态寄存器(PMST);●状态寄存器(ST0和ST1);●块重复计数器(BRC);●存储器映像累加器(AG、AH、AL、BG、BH和BL)。5.3

7、外部总线结构5.3.1外部总线接口信号TMS320C54x具有很强的系统接口能力,其总线分为内部总线和外部总线。TMS320C54x的内部总线有1条PB,3条CB、DB和EB及4条PAB、CAB、DAB和EAB。片内总线采用流水线结构,可以允许CPU同时寻址这些总线。TMS320C54xDSP在片内可实现一个周期内6次操作。TMS320C54x的外部总线由数据总线(D0~D15)、地址总线(A0~A15)和控制总线(11条)组成(参见5.1节)。其中,TMS320C548、TMS320C549具有23条地址

8、总线。外部总线对外部存储器的访问最快只能达到每周期进行一次寻址。下面介绍控制信号的功能。5.3.2外部总线控制性能1.等待状态发生器当希望TMS320C54x与外部慢速器件相互接口时,必须要有等待状态。在CPU读/写外部存储器或端口时,通过增加等待状态,可以加长CPU等待响应的时间。具体地说,对每个等待状态,CPU等待一个附加的周期(一个CLKOUT周期)。TMS320C54x有两种可选择的等待状态:●软件可编程

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。