数字电子技术基础复习题.doc.doc

数字电子技术基础复习题.doc.doc

ID:62073455

大小:63.00 KB

页数:4页

时间:2021-04-16

数字电子技术基础复习题.doc.doc_第1页
数字电子技术基础复习题.doc.doc_第2页
数字电子技术基础复习题.doc.doc_第3页
数字电子技术基础复习题.doc.doc_第4页
资源描述:

《数字电子技术基础复习题.doc.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、个人收集整理勿做商业用途数字电子技术基础复习题B单项选择题。在备选答案中选出一个正确答案。01、表示一位十六进制数需要二进制数的位数为:(G)A。1位B.2位C。4位D.16位02.十进制数25用8421BCD码表示为:(B)A。10101B。00100101C。100101D。1010103.与十进制数(53。5)10等值的数或代码为:(A)A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D。(65。4)804.当逻辑函数有n个变量时,变量取值组合共有:(D)A。nB。2nC.n2D.2n05.欲使D触发器

2、按Qn+1=n工作,应使输入D=(D)A.0B.1C.QD.06.多谐振荡器可产生:(B)A。正弦波B.矩形脉冲C。三角波D.锯齿波07.一个16选一的数据选择器,其地址输入(选择控制输入)端个数为:(C)A.1B。2C。4D。1608.下列逻辑电路中为时序逻辑电路的是A。变量译码器B。加法器C。数码寄存器D.数据选择器(C)09、图1—1所示电路,输出F为:(A)图1-1图1-2图1-3A、ABB、A+BC、A⊙BD、A÷B10、图1—2所示电路,输出F为:(C)A、A⊙BB、ABC、A+BD、A÷B11、图1—3电路为NMOS:(B)A、与非门B、异

3、或门C、与或非门D、或非门12、图1—4所示电路,当EN=1时:(A)图1-4A、M为输入N为输出B、N为输入M为输出C、N为输入EN为输出D、M为输入EN为输出图1-5图1-6图1-7个人收集整理勿做商业用途13、图1—5所示TTL电路,A=0则Y1=(C)A.A+VCCB.AC.1D.014、图1—6所示TTL电路,Y2=(C)A.A+VCCB.1C.0D.A15、图1-7所示TTL电路,当1、2端都加低电平(逻辑0)时Qn+1=(C)A.Qn+1B.0C.QnD.116、若将图1—7所示电路构成D触发器,应将(A)A.1、3端相连、2、4端相连并将

4、2端作为D输入端B.1、5端相连、2、4端相连并将5端作为D输入端图1-8C.1、3端相连、2、6端相连并将6端作为D输入端D.2、4端相连、1、3端相连并将1端作为D输入端17、图1—8所示电路,该电路产生波形的周期为(B)A、0.7(R1+R2)CB、1。1(R1+2R2)CC、0。7(R1+2R2)CD、0。8(R1+R2)C18、单稳态触发器用途之一是(C)A、自动产生方波B、用做比较器C、定时D、自动产生三角波19、用RAM2114(1024×4位)构成4096×8位RAM,需(B)A、4片;B、8片;C、24片;D、12片图2-220、用户对

5、ROM编程后觉得不满意,还要改写,应选用:(B)A、固定ROMB、E2PROMC、PPROMD、PRAM21、图2-2所示电路,D3D2D1D0=0000,B加高电平,(C)C与A相连所构成的加法计数器是A、10进制B、5进制C、11进制D、6进制22、2—2所示电路,D3D2D1D0=0010,A加高电平,C与B相连所构成的加法计数器是(A)A、10进制B、8进制C、6进制D、9进制23、2-2所示电路,D3D2D1D0=0010,B加高电平,C与A相连所构成的加法计数器是(B)A、10进制B、9进制C、6进制D、8进制24、2-2所示电路,D3D2D

6、1D0=1000,A加高电平,C与B相连所构成的加法计数器是A、10进制B、3进制C、6进制D、12进制(A)25、2-2所示电路,D3D2D1D0=1000,B加高电平,C与A相连所构成的加法计数器是(B)A、10进制B、3进制C、6进制D、12进制个人收集整理勿做商业用途图2-326、图2—3所示电路为(B)A、异步时序电路B、同步时序电路C、同步组合电路D、异步组合电路27、图2-3所示电路,FF0和FF1都为(B)A、下降沿触发B、上升沿触发C、高电平触发D、低电平触发28、图2—3所示电路,Q0n+1=(A)29、图2—3所示电路,Q1n+1=

7、(C)A、Q0nQ1nB、Q0n+Q1nC、Q0n⊕Q1nD、Q0n⊙Q1n30、图2—3所示电路,F=(A)A、Q0nQ1nB、Q0n+Q1nC、Q0n⊕Q1nD、Q0n⊙Q1n31、图2—3所示电路,其状态转换图为(B)图2-432、图2—3所示电路的逻辑功能为(B)A、4进制减法计数器B、4进制加法计数器C、6进制加法计数器D、8进制减法计数器33、图2-4所示可变进制加法计数器电路,当MN=00时该加法计数器为(B)A、11进制加法计数器B、10进制加法计数器C、12进制加法计数器D、13进制加法计数器34、图2—4所示可变进制加法计数器电路,当

8、MN=01时该加法计数器为(D)A、13进制加法计数器B、12进制加法计数器C、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。