最新04Quartus软件使用1教学讲义ppt课件.ppt

《最新04Quartus软件使用1教学讲义ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、04Quartus软件使用1QuartusII9.1软件使用内容：DE0的使用实验任务2一、实验目的掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程；熟悉一种EDA软件使用；掌握Verilog设计方法；掌握分模块分层次的设计方法；二、实验内容实验十七SSI组合逻辑电路设计P130组合电路设计、仿真及下载实现大小比较、全加/减器电路、数据选择器设计33.1建立Quartus工程3.输入工程工作路径、工程文件名以及顶层实体名。73.1建立Quartus工程4.添加设计文件。83.1建立Quartus工程5.选择设计所用器件。93.1建立Quartus工程6.设置ED

2、A工具。103.1建立Quartus工程7.查看新建工程总结。113.1建立Quartus工程在完成新建后，QuartusII界面中ProjectNavigator的Hierarchy标签栏中会出现用户正在设计的工程名以及所选用的器件型号。123.1建立Quartus工程8.指定编译结果输出路径。点击菜单项AssignmentsDevice，选中CompilationProcessSettings选项卡，勾上右边的SaveProjectoutputfiles。133.2使用VerilogHDL完成设计输入9.添加所需设计文件。点击菜单项File->New。或者使用快捷键Ctrl+

3、N新建一个设计文件。143.2使用VerilogHDL完成设计输入10.输入硬件描述。在QuartusII环境提供的文本编辑器中输入用户设计的硬件描述语言153.2使用VerilogHDL完成设计输入11.保存设计文件。163.3电路编译12.分析与综合。点击菜单项Processing->start->StartAnalysis&Synthesis。分析与综合后，状态窗口如下：173.3电路编译13.全编译文件。点击菜单项Processing->startcompilation，或使用CTRL+L执行全编译。全编译后，状态窗口如下：183.4电路仿真14.创建仿真输入波形文件。点

4、击菜单项File->New->VectorWaveformFile。193.4电路仿真15.添加信号结点。在空波形文件中点击右键。203.4电路仿真15.添加信号结点。单击InsertNodeorBus后，出现如下所示对话框。213.4电路仿真15.添加信号结点。选择NodeFinder按钮后，出现如下所示对话框。223.4电路仿真15.添加信号结点。Fitter选择Pin:all，点击List按钮。出现如下所示对话框。233.4电路仿真15.添加信号结点。选择所需的结点，点≥按钮，将结点加入右侧SelectNodes栏中。243.4电路仿真15.添加信号结点。点击OK后返回添加

5、结点对话框。253.4电路仿真15.添加信号结点。点击OK确定，波形文件如下。263.4电路仿真16.添加输入信号。将data_in【0】设为方波。右击data_in【0】信号，选择value->clock..，。273.4电路仿真16.添加输入信号。将data_in【0】设为方波。在弹出的clock设定对话框中，把周期调整为10ns。17.添加输入信号。将data_in【1】和data_in【2】按相同的步骤设为方波，周期分别改为20ns，40ns。283.4电路仿真完成后波形如下所示。输出波形可不管。293.4电路仿真18.保存波形文件Q_DECODE_38.vwf。303.

6、4电路仿真19.波形文件生成后，直接点击仿真按钮会提示错误，这是因为没有先产生功能仿真网表。20.要生成功能仿真网表，首先设置仿真模式。点击菜单项Assignment->Settings，选中SimulatorSettings选项卡，出现下图所示对话框。在Simulationmode中选择Functional，Simulationinput选择刚才建立的波形文件，完成后点击OK。313.4电路仿真仿真模式设置对话框。323.4电路仿真20.点击菜单项Processing->GenerateFunctionalSimulationNetlist，产生功能仿真网表。333.4电路仿真

7、21.点击菜单项Processing->StartSimulation启动功能仿真。完成后结果显示如下。343.5器件的编程下载22.为DE0运行3-8译码器配置引脚。点击菜单项Assignments->Pins。353.5器件的编程下载23.Pins菜单项执行之后，会出现一个引脚配置窗口。只用该窗口的下部的列表进行具体信号的引脚指定。363.5器件的编程下载为了将逻辑分配到FPGA外围引脚上，必须根据所用的FPGA型号配置输出引脚。根据所提供的DE0用户指导手册，将3-8译码器