数字钟课程设计样本.docx

数字钟课程设计样本.docx

ID:61858081

大小:142.90 KB

页数:7页

时间:2021-03-25

数字钟课程设计样本.docx_第1页
数字钟课程设计样本.docx_第2页
数字钟课程设计样本.docx_第3页
数字钟课程设计样本.docx_第4页
数字钟课程设计样本.docx_第5页
资源描述:

《数字钟课程设计样本.docx》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、资料内容仅供您学习参考,如有不当或者侵权,请联系改正或者删除。一设计步骤与方法⑴晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。不论是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。⑵分频器电路分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。⑶时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制

2、计数器,而根据设计要求,时个位和时十位计数器为12进制计数器。⑷译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,而且为保证数码管正常工作提供足够的工作电流。⑸数码管数码管一般有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管。资料内容仅供您学习参考,如有不当或者侵权,请联系改正或者删除。二数字钟的组成及基本工作原理数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。数字钟由振荡器电路、计时电路、校时电路、译码显示电路、报时电路五部分组成。1、振荡器电路常使用石英晶体振荡器电路或多谐振荡器

3、。2、振荡器产生1Hz的方波信号,计数器可秒、分、时的计数。3、数字钟整点报时,声响为四低一高,最后一响整点报时。图2-1数字钟的组成框图三数字钟的工作原理(1)晶体振荡器电路资料内容仅供您学习参考,如有不当或者侵权,请联系改正或者删除。晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定。图3-2所示电路经过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置,使电路工作于放大区域

4、,即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数。从有关手册中,可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振

5、荡频率的稳定性。非门电路可选74HC00。资料内容仅供您学习参考,如有不当或者侵权,请联系改正或者删除。(2)分频器电路一般,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。一般实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现。例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215),即实现该分频功能的计数器相当于15极2进制计数器。常见的2进制计数器有74HC393等。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包

6、含振荡电路所需的非门,使用更为方便。CD4060计数为14级2进制计数器,能够将32768HZ的信号分频为2HZ,其内部框图如图3-3所示,从图中能够看出,CD4060的时钟输入端两个串接的非门,因此能够直接实现振荡和分频的功能。资料内容仅供您学习参考,如有不当或者侵权,请联系改正或者删除。(3)时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器计数器,其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为8421BCD码。一般采用10进制计数器74HC390来实现时间计数单元的计数功能。

7、为减少器件使用数量,可选74HC390,其内部逻辑框图如图2.3所示。该器件为双2—5-10异步计数器,而且每一计数器均提供一个异步清零端(高电平有效).秒个位计数单元为10进制计数器,无需进制转换,只需将QA与CPB(下降沿有效)相连即可。CPA(下降没效)与1HZ秒输入信号相连,Q3可作为向上的进位信号与十位计数单元的CPA相连。资料内容仅供您学习参考,如有不当或者侵权,请联系改正或者删除。秒十位计数单元为6进制计数器,需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示,其中Q2可作为向上的进位信号与分个位的计数单元的CPA

8、相连。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。