数字化噪声抑制技术探讨论文.doc

数字化噪声抑制技术探讨论文.doc

ID:61770363

大小:31.50 KB

页数:6页

时间:2021-03-19

数字化噪声抑制技术探讨论文.doc_第1页
数字化噪声抑制技术探讨论文.doc_第2页
数字化噪声抑制技术探讨论文.doc_第3页
数字化噪声抑制技术探讨论文.doc_第4页
数字化噪声抑制技术探讨论文.doc_第5页
资源描述:

《数字化噪声抑制技术探讨论文.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、数字化噪声抑制技术探讨论文1噪声抑制电路的主要技术参数噪声抑制电路的主要技术参数为:噪声抑制阈值、前道时时间、后延时时间。噪声抑制阀值是指打开语音信道的门限电平值。在阈值之下的信号认为是噪声,关闭语音信道;在阈值之上的信号则认为是语音,打开语音信道。这一阈值可根据环境噪声的大小、外来干扰的严重程度及语音信号的幅度而进行设置。例如,当语音信噪比为30dB时,噪声抑制阈值可设为32mV左右。前延时时间是指语音信号在超过阈值后到语音信道打开的延时时间。这一时间太长将造成语音的起始音素被切除(称为“头切”),是不能允许的。但这一时间又不能太短,太短的话任何幅度超过噪声抑制阈值的突发的

2、短暂干扰都会立刻打开语音通道并将这干扰送到语音终端,破坏静音效果。为尽可能地吸收这类干扰又不至于造成“头切”,根据语音声学特征的有关统计资料与经验数值,前延时时间可在0.5~4ms之间选择。后延时时间是指在噪声抑制门限被打开并自己传送语音时,从语音信号幅度回落至噪声抑制阈值之下到语音信道关闭的延时时间。由于语音信号波形的动态范围很大,讲话时又随着语气的变化而起伏停顿,因此后延时时间太短会造成语音的断续,影响语音传送质量。后延时时间太长,则造成语音停顿时噪声拖尾,同样影响语音质量。为兼顾这两方面,后延时时间的量值范围约为0.05~0.5s左右。由于语音特点因人而异,环境噪声和外

3、界干扰情况又常有不同,所以上述的噪声抑制三参数经常需要在语音通信的过程中进行调节。在使用模拟噪声抑制电路时,这些参数是用电位器或开关来调节的。在使用模拟噪声抑制电路时,这些参数是用电位器或开关来调节的。采用数字化噪声抑制技术后,通过软件就可以设定和调节这些参数了。2语音信号的数字化6学海无涯采用数字化噪声抑制技术,必须先将语音信号数字化。模拟语音信号的数字化有多种方法,最通用的是按照G.711标准进行PCM编码[1]。对于频带为300~3400Hz的语音信号,采用2.048MHz的取样时钟,以8kHz的速率进行8位取样,取样数据按A律编码,偶数位交替反转。多路语音信号可以分配

4、不同的取样时隙,32个时隙(125μs)组成一帧。PCM编解码芯片选用NationalSemiconductor公司的TP3094[2]。该芯片为44引脚PLCC封装,单一5V供电,集成了四路PCM编解码电路,压扩方式为A/μ律可选,片内自带电压基准、低通接收滤波器和带通发送滤波器,通过外接电阻可以调节输入信号的增益。TP3094可采用长帧和短帧两种同步方式,外接帧信号和2.048MHz的时钟即可工作。TP3094在进行PCM编解码时的工作方式有8bit和32bit两种,以8bit方式工作时需为每路语音的PCM码提供单独的帧同步信号,而以32bit方式工作时只要为第一个时隙提

5、供短帧同步信号即可自动完成对其后连续的另三路PCM语音编码同步。在以32bit方式作时,还可以采用多片TP3094芯片级联工作。图1所示为两片TP30094级联成为八路PCM语音编解码电路。图中TP3094的VCI0~VXI3为四种语音输入端,GXO0~GXO3为各路的增益调节端,在VXI和GXO之间接一电阻,此电阻与VXI端至信号源间的电阻比值可决定该路语音信号的输入增益。VRO0~VRO3为解码后的四路模拟语音信号输出端。电容C1、C2用于滤波。外接的2.048MHz主时钟脉冲冲送到两片TP3094的MCLK端,8kHz的帧信号F0(由CPLD产生)送到第一片TP3094

6、的FSX0和FSR0端,再将第一片TP3094的FSX和FSR1分别连到第二片TP3094的FSX0和FSR0端,就完成了两片芯片的级联。两片以上的级联亦可由此类推。为避免数字信号对模拟信号的干扰,电路中数字部分和模拟部分的供电分别布线后再接到单一5伏电源。两片TP3094的PCM信号输出端DX并联后送到数字噪声抑制电路,经数字噪声抑制电路处理后的PCM信号再送回两片TP3094的输入端DR进行解码。TSX0、TSX1是开路沟道输出端,R1、R2为上拉电阻。在所分配的时隙输出PCM信号时,TSX0、TSX1为低电平,可提供给CPLD作为控制信号。TP3094工作于32bit短

7、帧方式时的时序图如图2所示。6学海无涯输入和输出的PCM信号DR、DX包含了从CH0至CH3的四路数字语音信号,每路为一个时隙,8个bit。每路语音的PCM编码中D7为符号位。D6~D0为数值位。FSX1和FSR1可用于级联下一个芯片。3数字化噪声抑制电路的原理框图数字化噪声抑制电路的原理框图如图3所示。由于采用的是“自顶向下”的CPLD设计方法,这一电原理框图本身就是最顶层的图形设计文件(.gdf文件)。图中的各个组成部分,根据需要分别采用了基本逻辑门电路、参数化模块、以缺省符合(DefaultSym

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。