3.1cpu子系统概述2011

3.1cpu子系统概述2011

ID:6163025

大小:515.00 KB

页数:41页

时间:2017-11-14

3.1cpu子系统概述2011_第1页
3.1cpu子系统概述2011_第2页
3.1cpu子系统概述2011_第3页
3.1cpu子系统概述2011_第4页
3.1cpu子系统概述2011_第5页
资源描述:

《3.1cpu子系统概述2011》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1第三章CPU子系统运算部件寄存器寄存器控制部件运算器控制器2本章主要讨论:运算器控制器数据通路结构与外部的连接指令的执行过程CPU组成CPU工作原理33.1CPU的基本组成运算部件寄存器组微命令产生部件时序系统传统运算器传统控制器41.运算部件输出逻辑ALU输入逻辑输入逻辑操作数操作数运算结果(1)输入逻辑(2)算术逻辑运算部件ALU(3)输出逻辑选择两个操作数,可以是选择器或暂存器核心部件,完成具体运算。求和、进位传递具有移位功能,通过斜位传送可实现左移、右移或字节交换5移位器ALU多路选择器多路选择器+1PSWR0R1R2R3I

2、RPCMARMBRMEMORYR0…R3R0…R3C,D,PC,SPC,D,MBR,PSWRRRMMMDC6计算机的运算功能分为四种档次1)普通微处理器:只设置一个ALU,软件实现乘除、浮点运算2)高档微处理机:设置一个ALU,并且配合时序控制,硬件实现定点数乘除,浮点运算由软件(子程序)或硬件完成(浮点协处理器)3)小、中型机:只设置一个ALU,且将定点乘除部件和浮点部件作为基本配置,硬件实现4)大、巨型机:设置多种运算部件,如标量运算、浮点运算和向量运算72.寄存器组(1)通用寄存器组,具有2种以上功能1)用于处理的寄存器(存放数

3、据,提供处理对象)包括累加器、地址寄存器、计数器和移位器,设计时,只有发送和接收功能,其余操作靠辅助线路完成移位器ALU多路选择器多路选择器+1移位(左斜、右斜)计数器累加器寄存器D触发器SRAM寄存器组8(2)暂存器暂存器不能被CPU直接编程访问,设置的目的是为了暂存某些中间过程所产生的信息,避免破坏通用寄存器的内容。移位器ALU多路选择器多路选择器+1PSWR0R1R2R3IRPCMARMBRMEMORYR0…R3R0…R3C,D,PC,SPC,D,MBR,PSWRRRMMM9X=X+YMOVR0,YADDX,R0(MBR)+(R

4、0)MBRADDX,Y(C)+(MBR)MBR有暂存器,如前页图102).用于控制的寄存器(1).IR(指令寄存器)存放现行指令,直至本条指令结束(2).PC(程序寄存器)(3).PSW(程序状态字)存放下条指令的地址,提供读取指令的地址,控制执行指令序列的流向存放前次运算结果状态NZVCPSW负零溢出进位状态位:C,V,Z,N,P控制位:TF,IF11跟踪(陷阱)TF,编程设定断点;允许中断IF,编程设定,IF=1时允许响应外部z中断请求半进位AF、单步位TF、方向标志DF(地址由低到高,还是由高到低)程序优先级程序运行过程中,可能

5、有外部中断请求,可以根据优先级来决定CPU执行哪一部分。工作方式:用户态、管态其它信息:不同计算机,PSW内容相差很大如:IBM360的PSW包括系统屏蔽、保护键、AMWP字(工作方式)、中断码、指令长度、条件码、程序屏蔽、指令地址等。123).用作主存接口的寄存器(对用户透明)(1)地址寄存器:MAR(2)数据缓冲寄存器:MBR(双向)取指:PC内容MAR存取操作数:地址计算结果MAR写入:数据一般先送至MBR,再经总线送往主存读出:数据现有总线送入MBR,再经CPU内部总线送入指定的寄存器134.时序系统时序发生器(时序系统):产

6、生周期、节拍、脉冲源(主振荡器):外接晶体振荡器一组计数分频逻辑:产生所需的周期(节拍)脉冲等时序信号的部件3.微操作命令产生部件在CPU中设置微命令产生部件,根据控制信息产生微命令序列,对指令功能所要求的数据传送进行控制,且在数据传送至运算部件时控制完成运算处理。145.CPU内部数据通路结构1)单组内总线、分立寄存器结构例:NOVA-1200分立寄存器,一组单向特点:数据总线,以ALU为内部数据传送通路的中枢15带多路选择器的运算器移位器ALU多路选择器多路选择器R0RnR0...RnR0...Rn内部总线(单向)特点:R各自独立

7、;可同时向ALU提供两个操作数;采用单向内总线。例:要实现R0R1:(R0)ALUR1162)单组内总线、集成寄存器结构集成化寄存器组(SRAM),一组双特点:例:要实现R0R1:(R0)暂存器R1向数据总线,ALU输入端设暂存器17带输入锁存器的运算器特点:单口RAM不能同时向ALU提供两个操作数;用锁存器暂存操作数;采用双向内总线。移位器ALU锁存器锁存器内部总线(双向)R0Rn通用寄存器组(小型存储器)18独立结构小型存储器结构单口双口寄存器组独立R、双口RAM用多路选择器作为ALU的输入逻辑,单口RAM用锁存器作为ALU的输入

8、逻辑。193)多组内总线数据总线(ALU)总线:连接ALU与寄存器组,双工数据收发器,系统数据总线地址总线:指令部件、ALU部件、段地址处理部件、页地址处理部件、地址驱动指令总线:收发器、指令队列、指令预译码、译码、控制

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。