PSoC单芯片任意波形发生器的设计与实现.doc

《PSoC单芯片任意波形发生器的设计与实现.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、PSoC单芯片任意波形发生器的设计与实现作者：沈阳理工大学李军杰李斌杨永强    来源:电子设计应用2009年第5期        引言波形发生器常被称作信号发生器，在教学实验或实际工作中作为信号源为电路提供所需的激励信号，因而是一种必不可少的工具。现代新型信号发生器的研制都采用直接数字频率合成(DDS)技术进行，这种技术是第三代频率合成技术的标志，主要特点是计算机参与频率合成，既可以用软件来实现，也可以用硬件来实现，或者二者结合。本设计研制的任意波形发生器基于美国赛普拉斯公司生产的混合信号可编程芯片PSoC平台。该芯片内不仅集

2、成了M8C微控制器，还集成了各种数字模块和模拟模块，各个模块可以通过系统内部总线相互通信，所以只用一颗芯片就能够完成整个系统的研制。DDS原理简介DDS是从相位概念出发直接合成所需波形的一种频率合成技术。一个直接数字频率合成器由相位累加器、加法器、波形存储ROM、D/A转换器和低通滤波器(LPF)构成。DDS的原理框图如图1所示。其中K为频率控制字，P为相位控制字，W为波形控制字，fc为参考时钟频率，N为相位累加器的字长，D为ROM数据位及D/A转换器的字长。相位累加器在时钟fc的控制下以步长K作累加，输出的N位二进制码与相位控

3、制字P、波形控制字W相加后作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出D位幅度码S(n)经D/A转换器变成阶梯波形S(t)，再经LPF平滑后就可以得到合成的信号波形。合成的信号波形的形状取决于波形ROM中存放的幅度码，因此用DDS可以产生任意波形。DDS系统中除了D/A转换和低通滤波电路外都是数字电路，以往的设计都基于纯数字芯片设计，很难实现单芯片的解决方案，而PSoC的出现刚好满足了这种单芯片、全集成的要求。系统总体结构及主要功能模块根据以上介绍的DDS原理，结合具体的设计给出系统的总体结构如图2所示。在PSoC

4、Designer中设计PSoC各个模块的硬件结构，这些模块主要有UART模块、EEPROM模块、DAC8模块、PGA(可编程增益放大器)模块以及LPF2(二阶低通滤波器)模块。全局系统模块的设计全局系统模块主要是PSoC内核的设计，PSoC内核包括CPU内核、SRAM、SROM、Flash存储器、中断控制器、睡眠与看门狗以及一组时钟源等。全局系统模块的设计可以通过在PSoCDesigner中的全局资源窗口中进行选择即可完成，本系统全局资源的配置主要有几个选项，如表1所示。UART模块的设计设计UART的目的是让系统和上位机进行通

5、信，主要作用是接收上位机传送的各种波形信号数据，然后存储到模拟的EEPROM中，这样我们所需要的任意波形的数据都可以由上位机产生，可以随时进行更改。在PSoC中，UART模块要占用2个基本数字模块，另外还需要1个计数器模块来产生UART通信所需要的波特率。本系统选取一个8位的计数器来产生波特率，波特率计数器及UART模块的配置主要有几项内容，如表2及表3所示。EEPROM模块的设计EEPROM是一种在PSoC的Flash存储器中，运用软件机制来模拟硬件E2功能的虚拟EEPROM。它不占用任何的PSoC系统资源，并且可以同时使用多

6、个这样的虚拟EEPROM模块。只要Flash的大小允许，可以实现较大容量的EEPROM。在PSoC器件中，Flash空间被分成多个64Byte的字节块。PSoC的这种结构使在读取Flash数据的时候是基于一个一个字节地读，而写Flash数据的时候则是一块一块地写，所以PSoC中的EEPROM就是在Flash(按字节读，按块写存储设备)设备上模拟一个EEPROM设备(按字节读，按字节写存储设备)。EEPROM模块在本系统中的作用是存储各种波形数据，根据所选PSoC芯片Flash自身的大小以及产生波形精度的需要，可以在Flash上模

7、拟出适合的EEPROM。本系统设计的EEPROM的字节是4096Byte，在存储一种波形数据时，可以存储4K个波形的抽样值，有效提高输出波形的精度。DAC8模块的设计DAC8是一种电压输出的8位数模转换器，占用2个开关电容模拟PSoC模块，147Byte闪存。它可以将8位二进制数转换为相应的电信号，其转换速率为125kHz。DAC8数模转换器的数字输入码的数据格式有：原码、补码和符号数值。当输入码为二进制补码时，其取值范围为-127~+127；当输入码为原码时，其取值范围为0~254；模拟电压输出值主要根据系统级参数RefMux

8、的选择来确定。DAC8占用的2个相邻的PSoC开关电容模拟模块分别作为LSB和MSB，两个模块之间通过“BCap”电容C4相耦合。内部的操作是以符号数值的数据格式为基准的。以2为权值的电容阵列C3的值由5位最高数值位来确定，而电容阵列C1的值由低2位数值位设定。