八路抢答器的设计与实现.doc

八路抢答器的设计与实现.doc

ID:61331580

大小:135.50 KB

页数:19页

时间:2021-01-25

八路抢答器的设计与实现.doc_第1页
八路抢答器的设计与实现.doc_第2页
八路抢答器的设计与实现.doc_第3页
八路抢答器的设计与实现.doc_第4页
八路抢答器的设计与实现.doc_第5页
资源描述:

《八路抢答器的设计与实现.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、八路抢答器的设计与实现班级:学号:姓名:日期:2011年12月20日目录一、需求分析……………………………………………31、市场目标………………………………………………32、技术要求………………………………………………33、应用案例………………………………………………3二、项目开发………………………………………………41、功能定义………………………………………………42、原理组成框图…………………………………………4㈠时钟频率电路的设计…………………………………5㈡复位系统………………………………………………6㈢显示,蜂鸣电路的设计………

2、………………………7㈣抢答系统………………………………………………7㈤管脚设置………………………………………………8电路图………………………………………………………9三、仿真与测试……………………………………………9㈠程序………………………………………………………9㈡搭建仿真平台………………………………………………15㈢仿真结果……………………………………………………18四、心得体会……………………………………………19一、需求分析1、市场目标:在电视和学校中我们会经常看到一些智力抢答的节目,如果要是让抢答者用举手等方法,主持人很容易误判

3、,会造成抢答的不公平,比赛中为了准确、公正、直观地判断出第一抢答者,所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。为了使这种不公平不发生,只有靠电子产品的高准确性来保障抢答的公平性。一般抢答器由单片机以及外围电路组成,分为八路十路等不同,八路和十路的差别是,抢答器背面的接口有几组,和外形没有关系。本设计是以八路抢答为基本概念。从实际应用出发,利用电子设计自动化(EDA)技术,以VerilogHDL硬件描述语言而完成的。它实用于多种智力竞赛活动,基本上满足了实际比赛应用中的各种需要。.图表12、技术要求:①抢答器要求有

4、八路抢答输入,抢答逻辑设计合理(具有抢答锁定),在规定时间内抢答编号显示,抢答成功蜂鸣指示,抢答完成后状态复位。②在相应的软件平台上完成设计的输入、编译、验证。3、应用案例知识竞赛网推出的知识竞赛系统软件和电脑抢答器,软件的卓越功能得到了市场的认可肯定。用户使用竞赛软件搞过不同项目的知识竞赛,对于电视台的竞赛,竞赛费用连电视台的零头都不到。现在竞赛软件的用户已经遍及全国各省市,不论是知识竞赛,还是演讲歌手大赛,竞赛演示系统软件和电脑抢答器都为使用者赢得了很高的赞誉。知识竞赛网多次参加组织行业的大型竞赛活动,尤其是受到用户邀请参与主办了多项

5、大的赛事,其中规模较大的赛事有国华绥中电厂进行庆七一党员职工知识竞赛、中国远洋物流公司组织的多次行业知识竞赛、北京首钢股份有限公司进行的企业大赛、重庆公安局“大学法”知识竞赛以及国家电网的多次赛事等,充分展示了『竞赛演示系统』的现场多媒体效果,得到了竞赛软件用户的高度评价。二、项目开发系统设计思路1、功能定义①抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S1~S8表示。②设置主持人控制键Reset,用于控制整个系统清零和抢答有效控制。③主持人发出开始命令,8人开始抢答。在预定时间内其中一人先按下抢答键,蜂鸣器发出鸣叫,数码显示该人

6、号码,其他人再按键,系统不再响应,直至主持人按键清零,下一次抢答开始。 根据系统设计要求可知,系统的输入信号有:各组的抢答按钮S1~S8,系统清零信号S0,系统时钟信号CLK,计分复位端Reset,系统的输出信号有:八个组抢答成功与否的指示灯控制信号输出口sig1~sig8,八个组抢答时的计时数码显示控制信号若干,抢答成功组别显示的控制信号。根据以上的分析,我们可将整个系统分为四个主要模块:抢答鉴别模块,时钟频率电路,复位系统,蜂鸣和显示系统。2、原理组成框图根据的功能要求,设计系统结构框图。图中脉冲振荡电路用于产生标准时钟信号,为系统提

7、供CLK信号;数码显示部分采用共阴极7位二进制输入8字管。控制部分是ModelsimEDA设计的核心部分,用硬件描述语言(verilog)来描述电路系统的结构、行为和功能,采用“自顶向下”设计方法,将电路的硬件设计转变为软件设计。控制部分蜂鸣器数码显示clk脉冲振荡电路8人抢答控制电路图1系统原理结构框图主持人控制电路verilog编程见仿真验证。㈠时钟频率电路的设计时钟电路是计算机的心脏,它控制着计算机的工作节奏。EPM7064SLC44-10芯片允许的时钟频率是因型号而异的。晶振的选择:6MHz的晶振,其机器周期是2us。12MHz的

8、晶振,其机器周期是1us,也就是说在执行同一条指令时用6MHz的晶振所用的时间是12MHz晶振的两倍。为了提高整个系统的性能我选择了12MHz的晶振。振荡方式的选择:内部振荡方式,EPM706

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。