数模转换电路的设计和实现教学提纲.ppt

数模转换电路的设计和实现教学提纲.ppt

ID:61278666

大小:433.00 KB

页数:25页

时间:2021-01-23

数模转换电路的设计和实现教学提纲.ppt_第1页
数模转换电路的设计和实现教学提纲.ppt_第2页
数模转换电路的设计和实现教学提纲.ppt_第3页
数模转换电路的设计和实现教学提纲.ppt_第4页
数模转换电路的设计和实现教学提纲.ppt_第5页
资源描述:

《数模转换电路的设计和实现教学提纲.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数模转换电路的设计和实现6.1.2D/A转换电路在系统中的作用9/1/20212数/模转换就是将数字量转换成与它成正比的模拟量。6.2D/A转换基本原理数字量:(D3D2D1D0)2=(D3×23+D2×22+D1×21+D0×20)10(1101)2=(1×23+1×22+0×21+1×20)10模拟量:uo=K(D3×23+D2×22+D1×21+D0×20)10uo=K(1×23+1×22+0×21+1×20)10(K为比例系数)9/1/20213图6-1n位D/A转换器方框图组成D/A转换器的基本指导思想:将数字量按权展开相加,即得到与

2、数字量成正比的模拟量。D/A转换器的种类很多,主要有:权电阻网络DAC、T形电阻网络DAC倒T形电阻网络DAC、权电流DAC9/1/202146.3DAC工作原理1.电路组成电路由解码网络、模拟开关、求和放大器和基准电源组成。图6-2倒T型电阻网络DAC工作原理图基准参考电压双向模拟开关D=1时接运放D=0时接地R-2R倒T形电阻解码网络求和集成运算放大器9/1/202152.工作原理由于集成运算放大器的电流求和点Σ为虚地,所以每个2R电阻的上端都相当于接地,从网络的A、B、C点分别向右看的对地电阻都是2R。9/1/20216因此流过四个2R电

3、阻的电流分别为I/2、I/4、I/8、I/16。电流是流入地,还是流入运算放大器,由输入的数字量Di通过控制电子开关Si来决定。故流入运算放大器的总电流为:9/1/20217由于从UREF向网络看进去的等效电阻是R,因此从UREF流出的电流为:9/1/20218故:9/1/20219因此输出电压可表示为:9/1/202110由此可见,输出模拟电压uO与输入数字量D成正比,实现了数模转换。对于n位的倒T形电阻网络DAC,则:9/1/202111电路特点:(1)解码网络仅有R和2R两种规格的电阻,这对于集成工艺是相当有利的;(2)这种倒T形电阻网络

4、各支路的电流是直接加到运算放大器的输入端,它们之间不存在传输上的时间差,故该电路具有较高的工作速度。因此,这种形式的DAC目前被广泛的采用。9/1/2021126.4DAC的主要技术参数1.分辨率分辨率是指输出电压的最小变化量与满量程输出电压之比。输出电压的最小变化量就是对应于输入数字量最低位为1,其余各位均为0时的输出电压。满量程输出电压就是对应于输入数字量全部为1时的输出电压。对于n位D/A转换器,分辨率可表示为:分辨率=位数越多,能够分辨的最小输出电压变化量就越小,分辨率就越高。也可用位数n来表示分辨率。9/1/2021132.转换速度D

5、/A转换器从输入数字量到转换成稳定的模拟输出电压所需要的时间称为转换速度。不同的DAC其转换速度也是不相同的,一般约在几微秒到几十微秒的范围内。9/1/2021143.转换精度转换精度是指电路实际输出的模拟电压值和理论输出的模拟电压值之差。通常用最大误差与满量程输出电压之比的百分数表示。通常要求D/A转换器的误差小于ULSB/2。例如,某D/A转换器满量程输出电压为10V,如果误差为1%,就意味着输出电压的最大误差为±0.1V。百分数越小,精度越高。转换精度是一个综合指标,包括零点误差、增益误差等,它不仅与D/A转换器中元件参数的精度有关,而且

6、还与环境温度、集成运放的温度漂移以及D/A转换器的位数有关。9/1/2021154.非线性误差通常把D/A转换器输出电压值与理想输出电压值之间偏差的最大值定义为非线性误差。D/A转换器的非线性误差主要由模拟开关以及运算放大器的非线性引起。5.温度系数在输入不变的情况下,输出模拟电压随温度变化而变化的量,称为DAC的温度系数。一般用满刻度的百分数表示温度每升高一度输出电压变化的值。9/1/2021166.5集成D/A转换器及其接口设计常用的集成DAC有DAC0832、DAC0808、DAC1230等,这里仅对DAC0832作简要介绍。1.D/A转

7、换器DAC0832DAC0832是八位D/A转换器件,片内带数据锁存器,电流输出,输出电流建立时间为1μs,功耗为20mw。9/1/202117图6-3DAC0832内部逻辑结构框图9/1/202118图6-4DAC0832外引脚图D7—D0:数据输入线,TTL电平,输入有效保持时间应大于90nsILE:数据锁存允许控制信号输入线,高电平有效。CS:片选信号输入线,低电平有效。WR1:输入锁存器写选通输入线,负脉冲有效,在ILE,CS信号有效时,WR1为”0”时可将当前D7—D0状态锁存到输入锁存器。XFER:数据传输控制信号输入线,低电平有效

8、。9/1/202119WR2:DAC寄存器写选通输入线,负脉冲有效,当XFER为”0”时,WR2有效信号可将当前输入锁存器的输出状态传送到DAC寄存器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。