微电子工艺原理与技术-第15章-隔离和金属化ppt课件.ppt

微电子工艺原理与技术-第15章-隔离和金属化ppt课件.ppt

ID:60862281

大小:11.00 MB

页数:35页

时间:2020-12-24

微电子工艺原理与技术-第15章-隔离和金属化ppt课件.ppt_第1页
微电子工艺原理与技术-第15章-隔离和金属化ppt课件.ppt_第2页
微电子工艺原理与技术-第15章-隔离和金属化ppt课件.ppt_第3页
微电子工艺原理与技术-第15章-隔离和金属化ppt课件.ppt_第4页
微电子工艺原理与技术-第15章-隔离和金属化ppt课件.ppt_第5页
资源描述:

《微电子工艺原理与技术-第15章-隔离和金属化ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、微电子工艺原理与技术(09研究生)李金华火星表面第十五章器件隔离、接触和金属化主要内容1.器件隔离种类;2.PN结隔离;3.绝缘介质隔离;4.沟槽隔离;5.肖特基接触;6.欧姆接触;7.合金接触;8.互联与多层布线;9.平坦化和先进互连工艺。器件在单元元件的制作时,为了消除穿通和寄生效应,必须互相隔离,称为元器件隔离(deviceisolation)。通过隔离,各个元器件制作在相互隔离着的区域内。在完成单元元件制作后,为了实现整体功能,必须用低电阻的金属线互连,而互连线与元件必须有良好的接触。这是本章讲述内容。集成电路的制造分为器件的隔离、器件的形成和布线这三个工序。1.器件隔离的种类器

2、件的隔离主要有三种方法:PN结隔离、绝缘介质隔离和沟槽隔离寄生效应双极晶体管的寄生效应解决办法:沟槽隔离PN结隔离P-N+N+N-P+P+P+P+2.CMOS的寄生效应解决办法:PN结隔离和氧化隔离寄生效应寄生效应3.体内寄生解决办法:采用SOI材料1.PN结隔离利用PN结的反向特性隔离,通常纵向用外延层(双极电路)、P阱、N阱(MOS电路)隔离,横向用P+,或N+带或环隔离。P+,或N+的形成可用扩散或离子注入。对TTL电路,在10V偏压下,要求每个扩散区周围有4µm间距或器件间有8µm的间距。考虑到横向扩散,器件间距应当在12µm。器件密度同样影响PN结隔离的宽度。后面图中画出了隔离

3、间距与器件密度的关系。为了降低寄生器件导通,往往在器件重掺杂区之间用P+保护环作再隔离。保护环必须有大于2µm的深度,否则,寄生管的耗尽层会在保护环的下方扩展,造成器件间的短路。由于保护环要在热处理周期的早期完成,其最终宽度一般大于5µm。显然,它要影响器件密度。所以,PN结隔离只适用于低密度、低成本的器件。外延层纵向隔离P+环横向隔离PN结隔离MOS电路的阱隔离PN结隔离TTL电路的环隔离3.绝缘介质隔离绝缘介质隔离一般为氧化隔离,即在单元器件间(场区)用局部氧化(LOCOS)方法生长厚氧化层,提高寄生管的开启电压,使它事实上处于截止状态,达到隔离的目的。它是最典型的隔离方法。典型的L

4、OCOS工艺用LPCVDSi3N4做氧化掩蔽,因为Si3N4与Si应力不匹配,通常用厚度不少于Si3N4厚度1/3的SiO2作过渡。场氧化前通常要做提高场开启电压的场注入参杂,场氧化层的厚度一般都在1µm以上,它有平缓的台阶边缘,适合后续工艺的薄膜覆盖。但由于横向氧化,在其边缘会产生“鸟嘴”,造成器件的有效宽度减小,降低了器件的驱动电流。侧壁掩蔽隔离技术,用KOH前腐蚀或等离子刻蚀对Si的产生的<111>斜侧壁能有效遏制场氧化时“鸟嘴”的产生。LOCOS场区氧化隔离隔离氧化膜Fieldoxide侧壁隔离氧化技术示意4.沟槽隔离由于局部氧化时的“鸟嘴”现象(横向每边0.3µm的伸长),氧化

5、介质隔离不能满足高密度(>107cm2)、小尺寸(<0.18µm)的器件生产要求,虽然也可用侧壁掩蔽隔离技术来减少“鸟嘴”现象,但最有效的办法是将氧化隔离改为沟槽隔离。对于先进的LOCOS工艺,其最小隔离的距离的绝对值约为0.8µm(从一个N+P到另一个N+P,的边缘),限制隔离距离不再是表面的或简单的穿通现象,而是称为漏感应势垒降低的穿通效应。沟槽隔离分浅槽隔离、深槽隔离两种。浅槽隔离类似于介质隔离,但氧化层不再是LOCOS生长的热氧化层,而是采用沉积氧化层。深槽隔离一般要求刻蚀出2-5µm的深槽,要求侧壁光滑、有圆弧型槽底,避免因应力引发氧化缺陷。解决隔离的最好办法是采用SOI材料,

6、器件制作在互相隔离的岛上。GaAs器件通常也生长在绝缘衬底上,隔离容易。浅槽隔离浅槽隔离深槽隔离5.肖特基接触为了将半导体器件与外部有效联系,必须在半导体片上淀积一层金属而形成紧密的接触,称为金属—半导体接触。金属-半导体接触,由于具体情况不同,可以有不同的伏-安特性。通常,接触可分为欧姆接触和整流接触(肖特基接触)。当半导体掺杂浓度较低(如低于5×1017/厘米3),这时表现出类似PN结的单向导电性,称为肖特基接触(SBD)。肖特基接触势垒的高低由金属的功函数m(从金属表面移走一个电子所需要的能量-eV单位),和半导体的费米能级与真空能级的电势差s决定。理论上讲,当m>s且半导

7、体为N型,或m<s且半导体为P型都可以形成肖特基二极管。在Si上,肖特基接触势垒高度ms随金属不同有较大变化,但在GaAs上,都在0.8V左右。肖特基势垒接触的应用非常广泛,在GaAs衬底上,由于没有合适的氧化物,GaAs场效应管不是MOSFET,而是MESFET。另外肖特基二极管也有广泛的应用。肖特基结欧姆接触肖特基势垒二极管具有速度快,正偏电压小的特点,在微波技术、高速集成电路等许多领域都有重要的应用。金属-半导体接触金属

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。