计算机组成原理_尹辉_第五、八、三章作业教学资料.doc

《计算机组成原理_尹辉_第五、八、三章作业教学资料.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、精品好文档，推荐学习交流8.24现有A、B、C、D四个中断源，其优先级由高向低按A→B→C→D顺序排列。若中断服务程序的执行时间为20µs，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。解：8.25某机有五个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由高向低排序为L0®→L1→L2→L3→L4，根据下示格式，现要求中断处理次序改为L1→L4→L2→L0→L3，根据下面的格式，写出各中断源的屏蔽字。解：中断源01234L010010L111111L210110L300

2、010L410111仅供学习与交流，如有侵权请联系网站删除谢谢15精品好文档，推荐学习交流8.26设某机配有A、B、C3台设备，其优先级按A→B→C降序排列，为改变中断处理次序，它们的中断屏蔽字如下：设备屏蔽字A111B010C011按下图所示时间轴给出的设备请求中断的时刻，画出CPU执行程序的轨迹。按A、B、C中断服务程序时间均为20µs。解：仅供学习与交流，如有侵权请联系网站删除谢谢15精品好文档，推荐学习交流8.27设某机有3个中断源，其优先级按1→2→3降序排列。假设中断处理时间均为t，在下图所示的

3、时间内共发生5次中断请求，图中①表示1级中断源发出中断请求信号，其余类推，画出CPU执行程序的轨迹。解：8.28设某机有4个中断源1、2、3、4，其响应优先级按1→2→3→4降序排列，现要求将中断处理次序改为4→1→3→2。根据下图给出的4个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20µs。解：仅供学习与交流，如有侵权请联系网站删除谢谢15精品好文档，推荐学习交流5.17某系统对输入数据进行取样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样的数据存至存储器的缓

4、冲区中，该中断处理需P秒。此外，缓冲区内每存储N个数据，主程序就要将其取出进行处理，这个处理需Q秒。试问该系统可以跟踪到每秒多少次中断请求？解：处理N个数据所需时间=P×N+Q（秒）每秒可跟踪到中断请求数=（P×N+Q）/N（秒）5.21中断向量通过什么总线送至什么地方？为什么？解：中断向量通过数据总线送至CPU中的PC。因为要通过向量地址找到中断服务程序的入口地址，中断响应阶段由中断响应信号INTA将排队器输出送至编码器形成向量地址，向量地址送至PC，再作为下一条指令的地址。5.22程序查询方式和程序中断

5、方式都是通过“程序”传送数据，两者的区别是什么？仅供学习与交流，如有侵权请联系网站删除谢谢15精品好文档，推荐学习交流解：程序查询方式的核心问题在于每时每刻需不断查询I/O设备是否准备就绪。它通过“程序”传送数据时，程序对I/O要I/O准备和I/O传送两段时间。CPU和I/O串行工作，程序不断反复查询I/O的状态，造成“踏步等待”，严重浪费了CPU的工作时间。程序中断方式仅对I/O传送阶段进行控制，I/O准备阶段不需要CPU查询。实现了CPU与I/O的并行工作，提高了CPU的资源利用率。5.23调用中断服务

6、程序和调用子程序有何区别？解：（1）调用子程序发生的时间是已知的和固定的，即在主程序的调用指令执行时发生主程序调用子程序过程，调用指令所在位置也是已知的和固定的；而中断过程发生的时间一般是随机的，CPU在执行某一主程序时受到中断源提出的中断申请，就发生中断过程，而中断申请一般由硬件电路产生，申请时间是随机的。也可以说，调用子程序是程序设计者事先安排好的，而执行中断服务程序是由系统工作环境随机决定的。（2）子程序完全为主程序服务，两者属于主从关系，主程序需要子程序时就去调用子程序，并把调用结果带回主程序继续执

7、行；而中断服务程序与主程序一般是无关的，两者是平行关系。（3）主程序调用子程序的过程完全属于软件处理过程，不需要专门的硬件电路；而中断处理系统是一个软、硬件结合的系统，需要专门的硬件电路才能完成中断处理的过程。（4）子程序只保护断点；而中断程序除了保护断点以外还需要保护现场。5.27DMA方式有何特点？什么样的I/O设备与主机交换信息时采用DMA方式，举例说明。解：由于DMA接口和主存之间有一条数据通路，因此主存和设备交换信息时，不通过CPU，也不需要CPU暂停现行程序为设备服务，省去了保护现场和恢复现场，

8、因此工作速度比程序中断方式的工作速度高。在DMA方式中，由于DMA接口与CPU共享主存，这就有可能出现两者争用主存的冲突。为了有效地分时使用主存，通常DMA与主存交换数据时采用如下三种方法：仅供学习与交流，如有侵权请联系网站删除谢谢15精品好文档，推荐学习交流（1）停止CPU访问主存；（2）周期挪用（或周期窃取）；（3）DMA与CPU交替访问。DMA的这些特点特别适合于高速I/O或辅存与主存之间的信息交换。因为高