第五章-工艺集成ppt课件.ppt

第五章-工艺集成ppt课件.ppt

ID:60746360

大小:4.52 MB

页数:244页

时间:2020-12-13

第五章-工艺集成ppt课件.ppt_第1页
第五章-工艺集成ppt课件.ppt_第2页
第五章-工艺集成ppt课件.ppt_第3页
第五章-工艺集成ppt课件.ppt_第4页
第五章-工艺集成ppt课件.ppt_第5页
资源描述:

《第五章-工艺集成ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、工艺集成ProcessIntegration《大规模集成电路制造工艺》知识回顾2工艺集成集成电路的工艺集成:运用各类单项工艺技术(外延、氧化、气相沉积、光刻、扩散、离子注入、刻蚀以及金属化等工艺)形成电路结构的制造过程。薄膜形成光刻掺杂、刻蚀3工艺集成形成薄膜:化学反应,PVD,CVD,旋涂,电镀;光刻:实现图形的过渡转移;改变薄膜:注入,扩散,退火;刻蚀:最后图形的转移;器件的制备:各种工艺的集成MOS,CMOS,BJT,BiCMOS,MESFET工艺目的:4工艺的选择工艺条件:温度,压强,时间,功率,剂量,气体流量,…工艺参数:厚度,介电常数,应

2、力,浓度,速度,…器件参数:阈值电压,击穿电压,漏电流,增益,…5工艺的限制MOS:阈值电压束缚了氧化层厚度;BJT:电流增益束缚了基区宽度;内连线:RC延迟束缚了电阻率;Al的存在限制了工艺温度;刻蚀的选择比限制了材料的选择;器件特性要求对工艺的限制:工艺兼容性的限制:6集成电路中器件的隔离由于MOSFET的源、漏与衬底的导电类型不同,所以本身就是被PN结所隔离,即自隔离(self-isolated);MOSFET晶体管是自隔离,可有较高的密度,但邻近的器件会有寄生效应;7LOCOS隔离希望场区的VT大,保证寄生MOSFET的电流小于1pA;增加场

3、区VT的方法:场氧化层增厚:栅氧化层的7-10倍;增加场氧化区下面掺杂浓度(Channel-StopImplant,沟道阻断注入);8LOCOS隔离工艺氮化硅P型衬底p+p+P型衬底氮化硅p+p+SiO29LOCOS隔离工艺Bird’sBeak10改进的LOCOS工艺PBL:polybufferedLOCOS在LPCVDSi3N4前,先淀积一层多晶硅,让多晶硅消耗场氧化时横向扩散的O。鸟嘴可减小至0.1-0.2um。11浅阱隔离(ShallowTrenchIsolation)与LOCOS相比,STI尺寸按比例缩小更容易!12MESFET器件制备工艺流

4、程GaAs优点:电子迁移率高;更高的饱和漂移速度;衬底可以实现半绝缘;GaAs缺点:体缺陷多;少子寿命短;氧化物质量差;光刻胶外延生长n型有源层;外延生长n+接触层;Mask#1刻蚀形成隔离13MESFET器件制备工艺流程Mask#2形成源漏欧姆接触金属蒸发沉积Lift-off工艺形成金属图形;蒸发沉积金属;Mask#3刻蚀n+层GaAs,源漏间形成断路;光刻胶光刻胶光刻胶14MESFET器件制备工艺流程Mask#4将沟道区刻薄;定义栅极图形;金属蒸发沉积光刻胶光刻胶Lift-off工艺形成栅电极15npn型BJT器件制备工艺流程SiO2隔离金属电极

5、npnBJT:基区为p型半导体,少数载流子为电子,具有更高的迁移率,器件工作速度更快;横向隔离用SiO2,相对于pn结隔离,寄生电容更小;纵向利用n+p结隔离;n+埋层,也可以减少集电极的串联电阻;16npn型BJT器件制备工艺流程Mask#1定义埋层注入区杂质注入+扩散;n型外延层生长,避免埋层杂质扩散;17npn型BJT器件制备工艺流程Mask#2形成隔离减压SiO2生长;Si3N4沉积;硅阱刻蚀;沟道阻挡离子注入;隔离SiO2形成;Si3N4去除;18npn型BJT器件制备工艺流程Mask#3基区注入掺杂Mask#4薄氧化层刻蚀Mask#5基区

6、接触p+注入掺杂19npn型BJT器件制备工艺流程n+发射极/集电极接触区P/As离子注入Mask#6发射极注入;集电极金属接触区注入;低能量,高剂量注入;绝缘层20npn型BJT器件制备工艺流程PECVDSiNx钝化层内连金属纵向npnBJTMask#7开接触孔;Mask#8形成金属电极;8次光刻5次注入7次成膜5次刻蚀21NMOS制备工艺流程Mask#1定义有源区(沟道阻止注入)<100>22NMOS制备工艺流程LOCOS隔离去除Si3N4;去除压力释放氧化层;23NMOS制备工艺流程多晶硅栅氧化层自对准源/漏/栅注入pn结沟道栅开栅接触孔多晶硅

7、区栅氧化层生长;多晶硅层沉积;Mask#2形成栅极24NMOS制备工艺流程内连金属(Al-Si-Cu)内连绝缘层接触孔Mask#3开接触孔;Mask#4形成金属电极金属半导体25NMOS制备工艺流程源漏接触外联接触钝化层PECVDSiNxMask#5开外联接触窗口26基于LOCOS的CMOS工艺Al·Cu·SiPSGp+p+n+n+p+p+SiO227CMOS集成电路制造工艺I技术特点:LOCOS隔离工艺;平坦化层:PSG,re-flowat1100oCAl-Si金属作为内联金属;最小图形尺寸:3~0.8um28P型基片基于LOCOS的CMOS工艺2

8、9释放压力氧化层P型基片生长释放压力氧化層30释放压力氧化层P型基片氮化硅LPCVD沉积氮化硅31P型基片光

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。