高效视频编码标准中关键技术概述

《高效视频编码标准中关键技术概述》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、高效视频编码标准中关键技术概述　　摘要：高效视频编码标准（HighEfficiencyVideoCoding）是视频压缩领域继H.264/AVC之后的又一重大突破，主要面向高清电视（HDTV）以及视频编解码系统，文章从HEVC基本体系出发，较全面地介绍了HEVC在编码结构、自适应样点补偿、自适应环路滤波以及并行化设计方面采用的关键技术。关键词：视频编码；H.265/HEVC；变换结构中图分类号：TP391文献标识码：A文章编号：1009-3044（2013）18-4316-03国际电联（ITU）已正式批准通过

2、了高效视频编码标准H.265/HEVC（HighEfficiencyVideoCoding），性能比H.264压缩标准有了很大的改善。H.265/HEVC标准对压缩技术进行了改进，旨在有限带宽下传输更高质量的网络视频，H.265标准也同时支持超高清视频：4K（4096×2160）和8K（8192×4320）。可以说，H.265标准让网络视频跟上了显示屏“高分辨率化”的脚步。1HEVC编码架构6视频编码压缩的基本原理，是充分利用时间、空间的相关性，尽可能的去除冗余信息。目前通常采用混合视频编码框架，即按照相关原

3、则将一帧数据划分为若干块，通过预测、变换、量化、熵编码等一系列算法来实现视频压缩。与H.264/AVC相似，H.265/HEVC的编码架构主要包含：帧内预测、帧间预测、转换、量化、去区块滤波器、熵编码等模块，但与H.264基于宏块不同，HEVC整体被分为了三个基本单位：编码单位（CU，codingunit）、预测单位（PU，predictunit）和转换单位（TU，transformunit）。2HEVC使用的优势技术H.265/HEVC标准在之前压缩标准的基础上进行了技术改进，有以下基本算法：图像与声音分解

4、与合成、图像与声音前处理、小波子带熵速率控制、小波子带熵量化与反量化、小波子带邻域交叉降维等，这些算法虽然复杂，但将压缩效率提升了一倍以上，该标准具体有以下几个方面的优势技术。1）编码结构灵活与H.264的4×4和8×8变换块相比，H.265/HEVC引入了更大的宏块类型，扩充到16×16、32×32甚至于64×64的变换和量化算法，目的在于减少高清数字视频的宏块个数，描述宏块内容的参数信息也相对减少，以便于高分辨率视频的压缩。为了提高视频的编码压缩效率，H.265/HEVC提出了超大尺寸四叉树编码结构，该编

5、码结构更加灵活，并使用CU，PU和TU3个概念来描述整个编码过程。6在编码结构上采用树状结构的CU，PU和TU，其中CU是进行编码的基本单元，类似于H.264/AVC中的宏块，HEVC对CU的划分采取四叉树迭代的方式，每个CU可以继续分割为更小的CU，如图1所示，四叉树划分的四个编码单元块是大小完全一样的正方形。PU是进行预测的基本单元，其形状可以不是正方形，一个CU可以有一个或多个PU，而PU包括预测和变换两个部分。帧内预测有两种预测方式：2N*2N和N*N；帧间预测有四种预测方式：2N*2N、N*2N、2

6、N*N和N*N，具体的划分方式如下图2所示。TU是进行变换和量化的基本单元，它必须是正方形的，大小变换范围为4x4到32x32，一个CU中可以包含一个或者多个TU，如果拥有多个TU，它们可以按照四叉树的结构重新排列，如图3所示。2）自适应样点补偿（SampleAdaptiveOffset）自适应样点补偿是一个自适应选择过程，在编解码环路内，位于去块滤波（Deblock）之后。若使用SAO技术，重构图像将按照递归的方式分裂成4个子区域，每个子区域将根据其图像像素特征选择一种像素补偿方式，以减少源图像与重构图像之

7、间的失真，从而提高压缩率，减少码流。采用SAO后，平均码流减少了2%～6%，但编解码器的性能消耗只增加了约2%。目前有两大类补偿方式：带状补偿（BO，BandOffset）和边缘补偿（EO，EdgeOffset）。6带状补偿：将像素值强度等级划分为若干个条带，每个条带内的像素拥有相同的补偿值。进行补偿时根据重构像素点所处的条带，选择相应的带状补偿值进行补偿。边缘补偿：主要用于对图像的轮廓进行补偿。它将当前像素点值与相邻的2个像素值进行对比，用于比较的2个相邻像素可以在图4所示的4种模板中选择。3）自适应环路滤

8、波（AdaptiveLoopFilter）自适应环路滤波（ALF）在编解码环路内，用于恢复重建图像，在SAO或者去块滤波（Deblock）之后。ALF的原理是把编码带来的失真看成叠加在源视频数据上的高斯白噪声，根据每一帧的特性，自适应地得到相应的最优滤波器系数以滤除噪声。实验表明，自适应环路滤波器平均可使比特率下降5.46%左右，显著提高编码效率。4）并行化设计思路当前芯片架构已经从单核性能逐渐发展