欢迎来到天天文库
浏览记录
ID:6007144
大小:2.12 MB
页数:14页
时间:2017-12-30
《计算机组成原理复习汇总》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第二章计算机中的信息表示一.数值型数据的表示方法1.进位计数制及其相互转换(二---八---十---十六进制间的转换)2.IEEE754标准浮点表示格式按IEEE754标准,常用的浮点数的格式如图所示。数符阶码E尾数MIEEE754标准浮点格式IEEE754有3种浮点表示格式,分别称为:短浮点数(或称短实数)、长浮点数(或称长实数)、临时浮点数(或称临时实数)。它们的具体格式如表所示。IEEE754的3种浮点表示格式类型数符(位)阶码(位)尾数数值(位)总位数(位)偏置值十六进制十进制短浮点数长浮点数临时浮点数1118111523526
2、43264807FH3FFH3FFFH127102316383例:将(82.25)10转换成短浮点数格式。1)先将(82.25)10转换成二进制数(82.25)10=(1010010.01)22)规格化二进制数(1010010.01)21010010.01=1.01001001×263)计算移码表示的阶码=偏置值+阶码真值:(127+6)10=(133)10=(10000101)24)以短浮点数格式存储该数因此:符号位=0表示该数为正数阶码=10000101由3)可得尾数=01001001000000000000000由2)可得;尾数为
3、23位,不足在后面添15位0所以,短浮点数代码为:0;10000101;01001001000000000000000表示为十六进制代码为:42A48000H二.指令信息的表示主存开辟(软堆栈)堆栈CPU中的寄存器组组成(硬堆栈)寄存器CPU中的寄存器1.操作数的位置外设接口中的寄存器存储器主存(包括cache)外存CPU内的寄存器主存2.CPU能直接访问的操作数位置主存Cache外设接口中的寄存器(统一编址)结论:①CPU能够直接访问的操作数只能存放在主存储器或CPU内的寄存器中,②由于主存储器的容量远远大于CPU内的寄存器的容量,因
4、此CPU能够直接访问的操作数主要存放在主存储器中。显式:直接、间接、变址、基址等3.指令给出操作数地址方式隐式:隐含约定寄存器号、主存储器单元号简化地址结构的基本途径:尽量使用隐地址。4.寻址方式大致可将众多的寻址方式归纳为以下四大类,其它的寻址方式则是它们的变型或组合。①立即寻址。在读取指令时也就从指令之中获得了操作数,即操作数包含在指令中。②直接寻址类。直接给出主存地址或寄存器编号,从CPU内或主存单元内读取操作数。③间接寻址类。先从某寄存器中或主存中读取地址,再按这个地址访问主存以读取操作数。④变址类。指令给出的是形式地址(不是最
5、终地址),经过某种变换(例如相加、相减、高低位地址拼接等),才获得有效地址,据此访问主存储器以读取操作数。第三章CPU子系统(复习)一、CPU的逻辑组成及工作机制1.CPU的逻辑组成(模型机框图)(1)CPU的逻辑组成→模型机框图;(2)CPU内每个寄存器的作用;(3)总线的分类及定义;(4)控制器的分类及区别;2.CPU的指令流程(1)指令类型:MOV指令、双操作数算数逻辑运算指令、单操作数算是逻辑运算指令、转移/返回指令、转子指令;(2)核心是寻址方式:立即寻址、R、(R)、—(R)、(R)+、@(R)+、X(R);3.操作时间表的
6、安排(微命令的安排):(1)CPU数据通路操作:按照数据的流向分成四段ALU输入选择→AUL功能选择→移位器功能选择→分配脉冲(打入到寄存器中的脉冲);(2)与访问主存有关的微命令;例:M→MDR→CFT:M→IR、PC+1→PCET:SR./DR:RiOPD→MDR,MDR→M,PC→MAR或/SR./DR:COPD→MDR,MDR→M,PC→MAR二、基本概念1.同步控制,异步控制?有何主要特征?应用场合?2.主/从设备,试举例说明。3.组合逻辑控制器、微程序控制器的时序系统是如何划分的?4.微命令、微操作、微指令、微指令周期、微程
7、序?5.微程序控制器的基本思想。6.1位全加器的结构及关系表达式。7.并行加法器中的串行进位链结构:Cn=Gn+PnCn-1并行进位链结构:Cn=Gn+PnGn-1+…+Pn…P1C0第四章存储系统(复习)一、本章的重点:主存的逻辑设计1.总容量:即字数×位数2.需要确定可供选用的存储芯片,即什么类型、型号的存储芯片:(1)位扩展(2)字数(编址空间)扩展3.总线:地址总线AB:高位(或较高位)地址译码产生若干不同片选信号选择芯片;低位地址线直接送往各芯片,以选择片内的某个单元;控制总线中的R/W总线(仅一条):分别与每一组芯片连接,控
8、制信息的传输方向(CPUàM或MàCPU)数据总线DB:分别与系统总线、每一组芯片连接,实现存储器与CPU之间信息的传输;二、基本概念1.三级存储体系结构:分为“高速缓冲存储器-主存-外存”三个层次,每层作
此文档下载收益归作者所有