CMOS运算放大器报告.doc

CMOS运算放大器报告.doc

ID:59830473

大小:1.18 MB

页数:19页

时间:2020-11-24

CMOS运算放大器报告.doc_第1页
CMOS运算放大器报告.doc_第2页
CMOS运算放大器报告.doc_第3页
CMOS运算放大器报告.doc_第4页
CMOS运算放大器报告.doc_第5页
资源描述:

《CMOS运算放大器报告.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成电路设计实验报告CMOS运算放大器设计班级11电子A班姓名葛坤学号教师程梦璋华侨大学电子工程系目录一、运算放大器1二、电路结构分析22.1、小信号等效电路22.2、直流开环电压增益22.3、输入输出电压传输方程32.4、电路的零极点42.5、小信号带宽42.6、共模抑制比5三、电路参数设计53.1、运算放大器的手工计算53.2、验证手工计算的运放主要参数7四、仿真结果与分析81、运放的输入失调电压仿真92、运放的共模输入范围103、运放的输出电压摆幅特性104、运放的小信号相频和幅频特性115、运放的静

2、态功耗136、运放的转换速率分析137、运放的共模抑制比分析148、运放的电源电压抑制比分析149、运放各器件仿真结果和手算结果对比15一、运算放大器运算放大器是模拟集成电路设计中的基本电路模块,图1.1所示的是一个电容性负载的两级CMOS基本差分运算放大器,其中,Part1为运算放大器的电流镜偏置电路;Part2为运算放大器的第一级放大器;Part3为运算放大器的第二级放大器。第一级放大器为标准基本差分运算放大器,第二级放大器为PMOS管作为负载的NMOS共源放大器。为了运算放大器的工作稳定性,在第一级放

3、大器和第二级放大器之间采用补偿网络来消除第二个极点对低频放大倍数、单位增益带宽和相位裕度的影响。在运算放大器的电路结构图中,M1,M2,M3,M4,M5构成PMOS对管作为差分输入对,NMOS电流镜作为输入对管负载,尾电流控制差分输入对的标准基本差分运算放大器;M6,M7构成以PMOS管作为负载的NMOS共源放大器;M14(工作在线性区)和电容CC构成运算放大器的第一级和第二级放大器之间的补偿网络;M9~M13以及R1组成运算放大器的偏置电路。图1.1CMOS两级运放的电路结构运算放大器的设计指标见表1.1

4、,下面将根据该表给定的运放性能指标进行两级运放的主体电路设计,然后设计两级运放的偏置电路,最后介绍该运放的版图设计。其设计流程是:首先根据技术指标,手工估算电路中各晶体管的宽长比;然后再对其进行仿真;通过反复的仿真和修改各个晶体管的参数,进行电路参数优化,最终达到设计要求的性能指标。表1.1运放性能指标性能单位数值小信号低频电压增益(DCGain)V/V3000单位增益带宽(Unit-GainBandwidth)MHz100相位裕度(PhaseMargin)度70转换速率(SlewRate)V/μS100建

5、立时间1%(SettlingTime)ns80共模抑制比(CommonModeRejectionRatio)dB80电源电压(PowerSupply)V5输入共模范围(InputCommonModeRange)V1.5~3.5电压输出范围(OutputRange)V0.3~4.7负载电容(LoadCapacitance)pF2功耗(PowerConsumption)mW15电源电压抑制比(PowerSupplyRejectionRange)dB80二、电路结构分析2.1、小信号等效电路暂时不考虑调电阻M14

6、,绘出电路的等效模型,如图2.1所示:图2.1等效电路模型2.2、直流开环电压增益第一级:第二级:故总的直流开环电压增益为:2.3、输入输出电压传输方程图2.2、第一级小信号等效电路分别在节点2和节点3列KCL,得到:图2.3、第二级小信号等效电路对节点3运用KCL得到:对节点5运用KCL得到:2.4、电路的零极点将两级传递函数结合起来,得到两级运放的总的传递函数为:其中,Av0为直流增益,传递函数的零极点如下:另外要注意的是,这个电路中还存在着两个右半平面的零点,它们可能都在10倍GBW之外,较近的一个是

7、由M2的CGD引起,大约为gm2/CGD,较远的一个由M6的CGD引起,大约为gm6/CGD。采用RZ的超前相位补偿不会改变这两个RHP零点的位置。2.5、小信号带宽上式中,含有两个工艺参数μp和COX,而设计参数有四个,分别是CC、W1、L1和VGST1,可以看到GBW与管子的沟道宽度和过驱动电压成正比,而与CC和L成反比。也就是说,要得到高的GBW就需要增大M1和M2管的过驱动电压或者减小其沟道长度,同时可以发现,这与提高增益的要求是相互抵触的,而且管子面积的减小也会使得噪声性能变差,所以在设计电路的时

8、候,需要根据具体应用和设计指标进行权衡。2.6、共模抑制比将跨导和单管输出阻抗替换,忽略单管输出阻抗的沟道长度调制效应,考虑IDS1=IDS2=IDS3=IDS4=IDS5/2,得到:降低过驱动电压可以提高CMRR,另外将M5替换成高阻抗电流源也可以提高CMRR,但这样会降低共模输入范围。三、电路参数设计3.1、运算放大器的手工计算假设从该运放设计所采用的工艺模型中查到以下主要工艺参数,,VTHN=0.54V,

9、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。