专题七：动态扫描电路设计剖析讲课稿.ppt

《专题七：动态扫描电路设计剖析讲课稿.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、专题七：动态扫描电路设计剖析设计要求：1、设计一个七段数码管动态扫描电路。数码管个数为8个，共阴极接法。2、设计一电路，控制上述电路实现“12345678”八个数字的显示，要求显示方式为：（1）自左至右逐个点亮数码管，最后全亮；再重复以上动作，每次变化时间间隔为1秒。（2）自左至右点亮数码管，每次只点亮一个，最后全息灭，再重复以上动作，每次变化时间间隔为1秒。（3）先中间两个点亮，再依次向外点亮；全亮后，再依次向中间熄灭；重复上述步骤，每次变化时间间隔为1秒。相当于实现8279的显示部分的功能一、

2、七段显示器动态扫描电路设计框图abcdefgc6c5c1c4c2c3c7c8扫描控制器显示字符码存储器循环取数电路同步时钟发生器CLKA0A1A2地址线WR数据写入控制数据线RD读A00A01A02数据线clk1clk2双口RAM二、存储器设计（8位8字节静态随机存储器SRAM）LIBRARYieee;USEieee.std_logic_1164.all;ENTITYMEMO_RD_WRISPORT(WR,RD:INSTD_LOGIC;A:INSTD_LOGIC_VECTOR(2DOWNTO0);

3、B:INSTD_LOGIC_VECTOR(2DOWNTO0);D:INSTD_LOGIC_VECTOR(7DOWNTO0);Q:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDMEMO_RD_WR;显示字符码存储器（8字节）A0A1A2地址线WR数据写入控制数据线D[7..0]Q[7..0]RD读数据控制A00A01A02双口RAMABARCHITECTUREaOFMEMO_RD_WRISSIGNALQ0,Q1,Q2,Q3:STD_LOGIC_VECTOR(7DOWNTO0);

4、SIGNALQ4,Q5,Q6,Q7:STD_LOGIC_VECTOR(7DOWNTO0);BEGINPROCESS(WR,A)BEGINIFWR='1'THENCASEAISWHEN"000"=>Q0<=D;WHEN"001"=>Q1<=D;WHEN"010"=>Q2<=D;WHEN"011"=>Q3<=D;WHEN"100"=>Q4<=D;WHEN"101"=>Q5<=D;WHEN"110"=>Q6<=D;WHEN"111"=>Q7<=D;WHENOTHERS=>NULL;ENDCASE;END

5、IF;ENDPROCESS;PROCESS(RD,B)BEGINIFRD='1'THENCASEBISWHEN"000"=>Q<=Q0;WHEN"001"=>Q<=Q1;WHEN"010"=>Q<=Q2;WHEN"011"=>Q<=Q3;WHEN"100"=>Q<=Q4;WHEN"101"=>Q<=Q5;WHEN"110"=>Q<=Q6;WHEN"111"=>Q<=Q7;WHENOTHERS=>NULL;ENDCASE;ENDIF;ENDPROCESS;ENDa;仿真结果：三、同步时钟CLK频率计

6、算同步时钟发生器CLKclk1CLK频率计算：根据人的视觉暂留现象，一个数码管所要显示的字符只要在一秒内点亮24次以上，则感觉上该数码管没有熄灭一样。若8只数码管要出现这种效果，要求在一秒内每只数码管要闪亮24次以上。则CLK频率应为24X8＝192Hz以上，为了减少闪烁现象，达到较好的显示效果，取CLK频率为1024Hz，每秒内每个数码管显示次数为128次。CLK1=CLK;CLK2=CLK;四、循环取数电路设计LIBRARYieee;USEieee.std_logic_1164.all;ENT

7、ITYGET_CODEISPORT(CLK1:INSTD_LOGIC;D:INSTD_LOGIC_VECTOR(7DOWNTO0);RD:OUTSTD_LOGIC;A:OUTSTD_LOGIC_VECTOR(2DOWNTO0);DOUT:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDGET_CODE;该电路利用地址线A00、A01、A02对存储器循环取数，并通过DOUT[7..0]送数码管显示。每个CLK1时钟取出一个显示码并立即送数码管显示。abcdefgRD读A00A01

8、A02数据线clk1循环取数电路D0—D7DOUT[6..0]DOUT1DOUT0DOUT2DOUT3DOUT4DOUT5DOUT6RDA地址信号发生电路锁存信号产生电路读信号产生电路A00A01A02RDCLK1锁存器DOUT[6..0]D[7..0]锁存信号LOAD循环取数电路内部功能图CLK1的上升沿锁存ARCHITECTUREaOFGET_CODEISSIGNALLOAD:STD_LOGIC;SIGNALQQ:STD_LOGIC_VECTOR(7DOWNTO0);SIGNA