第4章存储系统机制及存储器接口(书)ppt课件.ppt

第4章存储系统机制及存储器接口(书)ppt课件.ppt

ID:59492188

大小:2.82 MB

页数:35页

时间:2020-09-13

第4章存储系统机制及存储器接口(书)ppt课件.ppt_第1页
第4章存储系统机制及存储器接口(书)ppt课件.ppt_第2页
第4章存储系统机制及存储器接口(书)ppt课件.ppt_第3页
第4章存储系统机制及存储器接口(书)ppt课件.ppt_第4页
第4章存储系统机制及存储器接口(书)ppt课件.ppt_第5页
资源描述:

《第4章存储系统机制及存储器接口(书)ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、嵌入式系统原理及接口技术4存储系统机制及存储器接口存储器是嵌入式系统中的主要硬件部件,用于存储指令码及相关的数据。目前有许多嵌入式CPU芯片内部集成有一定容量的易失性及易失性的存储器。但也有需要扩展外部存储器芯片的。总线总线是把微处理器与存储器、I/O端口及设备相连接的信息通道,但总线并不仅仅指的是一束信号线,而应包含相应的通信协议和规则。在嵌入式系统中,按照使用场合的不同,我们可以把总线分成:(1)片上总线(2)板级总线(3)系统级总线片上总线即是微处理器芯片内部的总线,典型的如ARM公司提出的AMBA总线。AMB

2、A是AdvancedMicrocontrollerBusArchitecture的缩写,是一种开放的,用于高性能嵌入式系统中的总线规范。AMBA总线规范2.0版本中包含了4个部分:AHB、ASB、APB和TestMethodology。其中:①AHB是AdvancedHighPerformaceBus的缩写,用于芯片内高性能系统模块连接的总线,支持突发模式数据传输和事务处理。②ASB是AdvancedSystemBus的缩写,也是用于芯片内高性能系统模块的连接,支持突发模式数据传输。这是早期的系统总线格式,现在由AH

3、B取代。③APB是AdvancedPeriPheralBus的缩写,是用于芯片内较低性能的I/O部件或模块的连接,一般是作为ARM系列微处理器芯片中二级总线用。④TestMethodology是AMBA总线规范中所制定的测试方法。板级总线是指板卡中芯片与芯片之间、或者板卡与板卡之间的连接总线。典型的如PC-104总线、PCI总线等。但是,嵌入式系统由于受到应用条件的约束,特别是体积方面的约束,因此,在构建板级目标系统时,往往并未采用标准化的总线,而是直接完成芯片与芯片引脚间的连接。嵌入式系统的板级目标系统硬件平台设计

4、时,主要完成的任务是把微处理器芯片与其它芯片进行有机的连接。嵌入式系统的板级目标系统硬件平台设计时,主要完成的任务是把微处理器芯片与其它芯片进行有机的连接。S3C2440芯片FBGA封装中的289条引脚中,按功能分成以下几类:(1)地址类信号引脚:ADDR0~ADDR26和nGCS0~nGCS7(2)数据类信号引脚:DATA0~DATA31(3)控制类信号引脚又可以分成几个子类:1、总线控制信号·OM1、OM0:这2根信号线是S3C2440的模式选择信号引脚,用来确定芯片的模式以及数据线的宽度。·nWE(输出引脚):

5、写使能信号引脚,用来指示当前总线周期为写周期。·nOE:读使能信号引脚,用来指示当前总线周期为读周期。·nWAIT(输入引脚):等待信号引脚,用来请求延长当前周期。·nXBREQ(输入引脚):总线请求。·nXBACK(输出引脚):总线应答。2、NANDFlash控制信号3、SDRAM控制信号(4)I/O部件接口引脚这类功能的引脚有许多,主要是完成相应的接口部件功能,例如:UART的串口通信引脚、LCD显示器接口引脚、摄像头接口引脚等。(5)其它功能类引脚其它功能类引脚主要包括:JTAG调试接口引脚、复位引脚、时钟电路

6、引脚、以及电源引脚等。其它板级总线标准:(1)PC-104总线PC-104总线是专门为控制领域的应用而定义的嵌入式系统总线,它支持采用堆栈结构的总线形式,通过PC-104总线,可以把各板卡叠加在一起,从而构建小型的、高可靠性的嵌入式系统。(2)STD总线STD总线也是在工业控制领域被使用的一种嵌入式系统板级总线(3)PCI总线PCI总线是PC机中被广泛使用的板级总线标准。在有些嵌入式系统中,也会采用PCI总线作为其板级总线。存储系统及管理一、存储系统的组织结构在复杂的嵌入式系统中,存储系统的组织结构按作用可以划分为4

7、级:寄存器、cache(缓存区)、主存储器和辅助存储器。如下图所示。注:对于简单的嵌入式系统来说,没有必要把存储器系统设计成4级,最简单的嵌入式系统只需要寄存器和主存储器即可。寄存器是包含在微处理器核内部的,是微处理器核的重要组成部分,它用来作指令执行时的数据存放单元。Cache是高速缓存,通常又分成数据缓存和指令缓存2种。主存储器是程序执行代码及数据的存放区,通常存放指令代码的存储器是非易失性的存储器。辅助存储器通常用来存储大容量数据,或者作为程序代码的备份存储空间,由NANDFlash类型的非易失性存储器芯片来承

8、担。二、高速缓存机制高速缓存(cache)机制是为了提高嵌入式系统中存储系统的整体性能。它作为微处理器体系结构的一部分,对软件设计者来说是透明的。高速缓存是一种小型、快速的存储器,但价格较贵,在系统中它的容量不可能设计得很大,通常为几十K存储单元或几M存储单元。因而,所需访问的代码或数据很大时,不能全部放入高速缓存中,高速缓存中只保留了主存储器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。