第7章基于FPGA的DSP开发ppt课件.ppt

第7章基于FPGA的DSP开发ppt课件.ppt

ID:59490567

大小:335.50 KB

页数:22页

时间:2020-09-13

第7章基于FPGA的DSP开发ppt课件.ppt_第1页
第7章基于FPGA的DSP开发ppt课件.ppt_第2页
第7章基于FPGA的DSP开发ppt课件.ppt_第3页
第7章基于FPGA的DSP开发ppt课件.ppt_第4页
第7章基于FPGA的DSP开发ppt课件.ppt_第5页
资源描述:

《第7章基于FPGA的DSP开发ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第7章基于FPGA的DSP开发设计在基于FPGA的DSP开发中,Altera提出了基于FPGA的DSP开发平台。这样设计效率大为提高。由Altera与其合作伙伴AMPP(AlteraMegafunctionPartnerProgram)提供了针对DSP设计的各种用于硬件加速的IP核。每一个核都可以进行参数设置,以构成针对特定应用的硬件功能模块。7.1概述在过去很长一段时间,DSP处理器是DSP应用系统核心器件的惟一选择。但DSP处理器由于自身硬件结构的特点,不适合于要求能进行结构特性随时变更的应

2、用场合,在灵活处理各种算法时存在不足之处。主要表现在:其硬件结构的不可变性导致了其总线的不可改变性。而固定的数据总线宽度,已成为DSP处理器一个难以突破的瓶颈。DSP处理器大量运算顺序指令,需要耗费较多的时钟周期,使算法的处理达不到实时性要求。在硬件加速方面,DSP无法根据特定的设计需要来作任何更改,特别是面向当今不断发生的各种技术标准和协议的变更。使用固定的数字信号处理器,需要较多的外设,不利于集成度的提高。7.2DSPBuilder功能简介与设计流程DSPBuilder是Altera公司在2

3、002年推出的面向DSP的开发工具。它将MATLAB的Simulink和QuartusII开发软件连接起来。设计人员首先在Matlab软件中进行算法设计,然后在Simulink软件中进行系统集成,最后将设计转换为硬件描述语言(HDL)文件,利用QuartusII软件中进行综合、编译仿真和硬件测试。7.2.1DSPBuilder功能简介DSPBuilder开发平台具有一个友好的开发环境。它可以帮助设计人员创建一个DSP设计的硬件模型,以此来缩短DSP开发的周期。DSPBuilder开发平台将Mat

4、lab的Simulink模块与Altera的DSPBuilder模块和Altera的MegaCore功能模块组合在一起,从而使系统级的设计和DSP算法的实现连接在一起。7.2.2DSPBuilder设计流程DSPBuilder设计首先在Simulink中建立设计模型。设计模型建立之后,DSPBuilder将设计转换为VerilogHDL或VHDL硬件描述语言。随后,DSPBuilder调用QuartusII的相关功能完成综合、布局布线等工作,还可使用SignalTapII在DSPBuilder中

5、在线调试。利用DSPBuilder完成DSP应用设计的设计流程,如图7.1所示。7.3基于DSPBuilder技术的设计示例——调幅电路DSPBuilder技术和Matlab/Simulink技术相结合,可以用图形化模式方便、清晰地建立DSP处理系统的模型,并在Matlab环境中进行算法及仿真。本节以调幅电路的设计为例,介绍这种设计方法。7.3.1在Matlab/Simulink中建立算法模型根据调幅电路的工作原理,建立设计框图,如图7.2所示。7.3.2准备工作在使用DSPBuilder技术做

6、设计之前,需要做一些准备工作。具体步骤如下:7.3.3在新模型窗口中添加单元模块接着就需要根据设计原理图在新模型窗口中添加单元模块,对模块进行参数设置以符合需要。设计中的绝大部分模块都能在库中找到,一些特定模块可以自己设计。下面是本例中添加单元模块的步骤:7.3.4在Simulink环境中仿真Simulink仿真只是理论上的仿真,和实际电路无关。为了完成设计还需要转换成VHDL语言,在FPGA开发软件上做进一步仿真。7.3.5在Modelsim环境中进行功能仿真上一节在Simulink中进行的仿

7、真是属于系统验证性质的仿真,仅仅是对模型文件进行的算法级仿真,并没有对生成的VHDL代码进行过仿真。事实上,生成的VHDL程序是RTL级的,具有针对具体的硬件结构的特点。转换后的VHDL代码实现可能与mdl模型描述的情况不尽相符,针对生成的RTL级的VHDL代码进行功能仿真才是准确的。7.3.6在QuartusⅡ环境中进行时序仿真上面Modelsim完成的只是功能性仿真,要想更精确地反映设计的硬件特性,还是要在QuartusⅡ环境中进行时序仿真。具体步骤如下:7.4基于DSPBuilder的层次

8、化设计——FIR滤波器在设计复杂系统时,常常把复杂系统分解成若干子系统,以便于设计和调试。DSPBuilder技术支持这种层次化设计,可以把设计好模型作为子系统和其他模型集成到一起,组成复杂系统。本节以一个FIR(FiniteImpulseResponse:有限冲激响应)滤波器设计为例,详细介绍层次化设计的方法。7.4.1FIR滤波器的原理FIR滤波器在数字通信系统中被大量使用,以实现各种各样的功能,如低通滤波、带通滤波、抗混叠、抽样和内插等。FIR滤波器的冲激响应总是有限长的,其系统函数可以记

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。